文档介绍：word
word
1 / 12
word
根本逻辑门逻辑功能测试与应用
一、实验目的
1、掌握根本逻辑门的功能与验证方法。
2、学****TTL根本门电路的实际应用。
3、了解CMOS根本门电路的功能。
4、掌握逻辑门多余输入端的处理方法。
二、实验原理
数字电路中，最根本的逻辑门可归结为与门、或门和非门。实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。目前广泛使用的门电路有TTL门电路和CMOS门电路。
1、TTL门电路
TTL门电路是数字集成电路中应用最广泛的，由于其输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管-晶体管逻辑电路，或称为TTL电路。这种电路的电源电压为+5V，〔≥〕；〔≤〕。常见的复合门有与非门、或非门、与或非门和异或门。
有时门电路的输入端多余无用，因为对TTL电路来说，悬空相当于“1〞，所以对不同的逻辑门，其多余输入端处理方法不同。
〔1〕TTL与门、与非门的多余输入端的处理
，假如只需用两个输入端A和B，那么另两个多余输入端的处理方法是：
word
word
3 / 12
word
&
A
B
Y
&
A
B
Y
&
A
B
Y
+5V
并联悬空通过电阻接高电平
TTL与门、与非门多余输入端的处理
并联、悬空或通过电阻接高电平使用，这是TTL型与门、与非门的特定要求，但要在使用中考虑到，并联使用时，增加了门的输入电容，对前级增加容性负载和增加输出电流，使该门的抗干扰能力下降；悬空使用，逻辑上可视为“1〞，但该门的输入端输入阻抗高，易受外界干扰；相比之下，多余输入端通过串接限流电阻接高电平的方法较好。
〔2〕TTL或门、或非门的多余输入端的处理
，假如只需用两个输入端A和B，那么另两个多余输入端的处理方法是：并联、接低电平或接地。
≥1
A
B
Y
A
≥1
B
Y
并联接低电平或接地
TTL或门、或非门多余输入端的处理
〔3〕异或门的输入端处理
异或门是由根本逻辑门组合成的复合门电路。，一输入端为
word
word
3 / 12
word
A，假如另一输入端接低电平，如此输出仍为A；假如另一输入端接高电平，如此输出为A，此时的异或门称为可控反相器。
=1
A
=1
A
Y = A
Y = A
+5V
异或门的输入端处理
在门电路的应用中，常用到把它们“封锁〞的概念。如果把与非门的任一输入端接地，如此该与非门被封锁；如果把或非门的任一输入端接高电平，如此该或非门被封锁。
由于TTL电路具有比拟高的速度，比拟强的抗干扰能力和足够大的输出幅度，在加上带负载能力比拟强，因此在工业控制中得到了最广泛的应用，但由于TTL电路的功耗较大，目前还不适合作大规模集成电路。
2、CMOS门电路
CMOS门电路是由NMOS和PMOS管组成，初态功耗也只有毫瓦级，电源电压变化X围大+3V～+18V。它的集成度很高，易制成大规模集成电路。
由于CMOS电路输入阻抗很高，容易承受静电感应而造成极间击穿，形成永久性的损坏，因此，在工艺上除了在电路输入端加保护电路外，使用时应注意以下几点：
〔1〕器件应在导电容器内存放，器件引线可用金属导线、导电泡沫等将其一并短路。
word
word
4 / 12
word
〔2〕VDD接电源正极，VSS接电源负极〔通常接地〕，不允许反接。同样在装接电路，拔插集成电路时，必须切断电源，严禁带电操作。
〔3〕多余输入端不允许悬空，应按逻辑要求处理接电源或地，否如此将会使电路的逻辑混乱并损坏器件。
〔4〕器件的输入信号不允许超出电源电压X围，或者说输入端的电流不得超过10mA。
〔5〕CMOS电路的电源电压应先接通，再接入信号，否如此会破坏输入端的结构，工作完毕时，应先断输入信号再切断电源。
〔6〕输出端所接电容负载不能大于500pF，否如此输出级功耗过大而损坏电路。
〔7〕CMOS电路不能以线与方式进展连接。
另外，CMOS门不使用的输入端，不能闲置呈悬空状态，应根据逻辑功能的不同，采用如下方法处理：
①对于CMOS与门、与非门，多余端的处理方法有两种：多余端与其它有用的输入端并联使用；将多余输入端接高电平。。
&
A
Y
+VDD
&
A
Y
+VDD
CMOS与非门多余输入端的处理
②对于CMOS或非门