文档介绍：教案 2011 ~2012 学年第 1学期系( 部) 室电子与通信工程系课程名称 EDA 技术及应用( 实验) 专业、年级、班级 09电气、 08通信专业主讲教师张文希长沙学院教务处教案编写说明长沙学院教案编号: 1(累积 2课时) 课时安排: 2学时教学课型:实验课题目: 实验一简单逻辑电路实验教学目的要求: 运用 Quartus II集成环境下的 VHDL 文本设计方法设计半加器,进行波形仿真、引脚分配并下载到实验设备上进行逻辑功能验证,并分析其波形。教学重点、难点: 重点: Quartus II软件平台和使用 VHDL 语言设计电路的方法难点:波形仿真、分析教学方式、手段、媒介: 讲授、多媒体、示范教学过程: 一、实验目的 Create ?-SOPC 实验平台的使用方法; Quartus II软件平台和使用 VHDL 语言设计电路的方法; 、仿真和硬件测试。二、实验内容运用 Quartus II集成环境下的 VHDL 文本设计方法设计半加器,进行波形仿真、引脚分配并下载到实验设备上进行逻辑功能验证。三、实验步骤及参考程序 1. EDA 实验箱介绍和使用 (最好使用英文字母命名不要用中文或数字名称)如: D:\example Quartus Ⅱ软件。 4. 创建一个 VHDL 设计文件: File -> New ,在 Device Design Files 中选择 VHDL File 。在程序编辑窗输入 VHDL 程序并保存;在弹出对话框中输入文件名(必须和程序中实体名相同)并使下方小框内出现“√”,点击保存会弹出“是否创建新工程”提示信息如图 1-1 所示。图 1-1图 1-2 5. 创建一个新工程:点击图 1-1 中“是”可进入创建工程向导(也可以 File - > New project Wizard 进入向导), 此时看到的默认工程名、顶层实体名都为 h_adder (其中工程名可换名但顶层实体名必与编写的程序实体名一致),如图 1-2 。点击 NEXT ,再在弹出窗中点击 NEXT ,选择目标器件: Cyclone 系列 EP1C 20F324 C8 芯片,如图 1-3 。图 1-3 6. 编译:选择 Processing - > pil ation 命令,对此工程进行逻辑分析、综合适配、时序分析等。如果设计正确则完全通过各种编译,如果有错误则根据报错信息返回进行修改,直至完全通过编译为止。 7. 创建一个仿真波形文件: File - > New ,在 Other Files 中选择 Vector Waveform File ,如图 1-4 ,进入波形编辑窗口。图 1-4图 1-5 8. ,文件名与编译的文件名相同,保存创建的仿真波形文件, 如。 9. 输入引脚: Name 栏中点击鼠标右键,选择“ Insert Node or Bus ”,在其对话框中点击“ Node Finder ”按钮,弹出“ Node Finder ”对话框, Named : *; Filter : Pin:all ,点击“ List ”,列出所有引脚, 在其中选择需要仿真的引脚,如图 1-5 所示。它们将在波形编辑窗口中出现。图 1-6图 1-7 10. 对所有 input 引脚赋初值( 所有可能出现的信号组合状态都要求存在),对所有 outpu t 引脚赋随机值后,保存仿真波形文件,如图 1-6 所示。 11. 开始仿真:选择 Processing - > Start Simulat ion 若仿真没有出错,则在完成仿真后, 可以看到仿真结果波形,观察输入、输出波形逻辑关系是否是与设计要求相符,波形仿真无误后进行下步操作。 12. 选择 Assignments - > Assignments Editor ,在 Assignments Editor 窗口中选择 Pin 标签页,再按下表分配引脚,如图 1-7 所示: 引脚名称引脚编号连接网络引脚名称引脚编号连接网络 a PIN_N14 KEY2 co PIN_N15 LED2 b PIN_V11 KEY3 so PIN_U11 LED3 13. 重编译:选择 Processing -> pil ation 命令,重新编译,完成后形成可配置到 FPGA 的 h_adder .sof 文件和配置到外部存储器的 h_adder .pof 文件。 14. 编程下载:使用 Create-SOPC2000 实验系统及 SOPC 开发板,将 ByteBlaster II下载电缆插入 SOPC 开发板的 JTAG 下载接口中。仔细检查确保接线无误后打