文档介绍：DDR PCB设计指南. 22016-9-7保密信息培训目的?提高客户PCB layout质量?减少DDR 部分的PCB layout 风险. 32016-9-ponent(RF)L2:SignalL3:GNDL4:Signal(重要信号)L5:GNDL6:SignalL7:SignalBottom:LCM,KEYPCB. 42016-9-7保密信息6层(HDI)ponent(RF)L2:SignalL3:GNDL4:Signal(重要信号)L5:SignalBottom:LCM,KEYPCB. 52016-9-7保密信息PCB叠层的选择1:单面器件,另一面只有电池或LCM等器件的要可以做6层板。2:半截板,L型板,U型板,镂空板等板型怪异,两面有器件对着的板子一定要做8层板。PCB. 62016-9-7保密信息BaseBand和MCP布局?如图,BaseBand和MCP的P1脚采用如下的相对位置放置,两者之间留些位置方便走线,最好能有3mm以上。电容的位置要一组组分散在电源pin附近。?在Layout的时候要优先做好电源层和地。保证电源和地的??。. 72016-9-7保密信息DDR布线??在DDR部分走线的时候,???以下的???布线:1.?先?定VDDMEM的电源?面和相?层的地。电源?面先?好(6层板??在L5层,8层板??在L7层,TOP层?器件层)。2.??,DM走线。?线和???DDR的部分,一???线走在L1,L2层(?层的信号线?量的?)。地?线,??线走在L4层。. 82016-9-7保密信息DDR 电源?面?VDDMEM 一定要做电源?面(在BB的MCP??和DDR??,?单的???DDR的信号线?的地方??要), 相?层要?????,对8 层板(器件在top层), 最好在L7层(相?的L8层?地).对6 层板(器件在top层), 最好在L5层(相?的L6层最好?地).?VDDMEM 如?在电源?面?的线?????电源?脚?要有???电源?面.?VDDMEM 的电容要?近电源?脚?放,??在一?,分散在DDR的??,电容的地?脚要有地空??地层。. 92016-9-7保密信息DDR CLK?DDR的CLKDP,DM要?分走线,???保?好。?DDR的CLK走线?能在?层走?线,要走??层。. 102016-9-7保密信息DDR??线?DDR的??线??有4组,BYTE0:DQ0~7,DQS0,DQM0?BYTE1:DQ8~15,DQS1,DQM1?BYTE2:DQ16~23,DQS2,DQM2?BYTE3:DQ24~31,DQS3,DQM3??走线要组?一?走,???等?要?。?走线?量在L1,L2层??走?。