文档介绍：
页 共 21 页
1设计目的
在学完了《数字电子技术基础》课程的基本理论，基本学问后，能够综合运用所学理论学问、拓宽学问面，系统地进行电子电路的工程实践训练，熬炼动手实力，培育工程师的基本技能，提高分析问题和解决问题的实力。
2设计任务
1．时间计数电路采纳24进制，从00起先到23后再回到00； 、分、秒；
、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； ，当时间到达整点前10秒起先，蜂鸣器1秒响1秒停地响5次。 ，须由晶体振荡器供应时间基准信号。
依据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图。
3数字电子钟的组成和工作原理
3．1数字钟的构成
数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。 3．2原理分析
数字钟事实上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又起先下一轮的循环计数。由于计数的起始时间不行能与标准时间（如北京时间）一样，故须要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒起先，蜂鸣器1秒响1秒停地响5次。 3．3数字点钟的基本逻辑功能框图
图1 数字钟的基本逻辑框图
4数字钟的电路设计
下面将介绍设计电路详细方案：其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。
4．1 秒信号发生器的设计
晶体振荡分频电路石英晶体振荡电路 1．采纳频率fs＝32768Hz的石英晶体。
D
1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻（10~100MΩ），反馈电阻的作用是为CMOS反相器供应偏置，使其工作在放大状态。C1是频率微调电容，变更C1可对振荡器频率作微量调整，C1一般取5~35pF。C2是温度特性校正用的电容，一般取20~405pF，电容C
1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的限制，并供应必要的1800相移，最终输出fs=32768Hz。
图4 石英晶体振荡电路
2．多级分频电路
将32 768Hz脉冲信号输入到CD4060（内部结构如图4－4）组成的脉冲振荡的14位二进制计数器，所以从最终一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。
图5 CD4060内部结构