实验3组合逻辑电路设计与仿真1.doc

文档介绍：中北大学 学院实验报告
课程名称
实验项目名称 实验2 组合逻中北大学 学院实验报告
课程名称
实验项目名称 实验2 组合逻辑电路设计与仿真
学生姓名 专业班级 学号
实验成绩 指导老师（签名 ） 日期
实验目的
1．学习使用MaxPlus II（Quartus II）软件；
2．掌握VHDL语言设计基本单元及其构成；
3．掌握用VHDL语言设计基本的组合逻辑电路的方法；
4．学会编译，调试，仿真，分析所设计的组合逻辑电路；
实验内容
1．用VHDL语言实现带使能端的3-8译码器的设计并实现功能仿真。
2．用VHDL语言实现优先编码器的设计并实现功能仿真。
3．用VHDL语言实现四选一选择器的设计并实现功能仿真。
三. 函数的功能说明及算法思路
1．请画出3-8译码器的电路符号图；

2．请写出3-8译码器的真值表；
3．请编写3-8译码器的VHDL代码；
4．请将