现代电子实验报告电子科技大学.docx

文档介绍：基于 FPG A 的现代电子实验设计报告——数字式秒表设计( VHDL ) 学院: 物理电子学院专业: 学号: 学生姓名: 指导教师: 刘曦实验地点: 科研楼 303 实验时间: 摘要: 通过使用 VHDL 语言开发 FPGA 的一般流程,重点介绍了秒表的基本原理和相应的设计方案,最终采用了一种基于 FPGA 的数字频率的实现方法。该设计采用硬件描述语言 VHDL ,在软件开发平台 ISE 上完成。该设计的秒表能准确地完成启动, 停止, 分段, 复位功能。使用 ModelSim 仿真软件对 VHDL 程序做了仿真,并完成了综合布局布线,最终下载到 EEC-FPGA 实验板上取得良好测试效果。关键词: FPGA , VHDL , ISE , ModelSim 目录绪论.........................................................4 第一章实验任务…………………………………..5 第二章系统需求和解决方案计划………..5 第三章设计思路…………………………………..6 第四章系统组成和解决方案………………..6 第五章各分模块原理…………………………… 8 第六章仿真结果与分析………………………..11 第七章分配引脚和下载实现………………… 13 第八章实验结论…………………... ……………… 14 绪论: 课程介绍: 《现代电子技术综合实验》课程通过引入模拟电子技术和数字逻辑设计的综合应用、基于 MCU/FPGA/EDA 技术的系统设计等综合型设计型实验, 对学生进行电子系统综合设计与实践能力的训练与培养。通过《现代电子技术综合实验》课程的学****使学生对系统设计原理、主要性能参数的选择原则、单元电路和系统电路设计方法及仿真技术、测试方案拟定及调测技术有所了解; 使学生初步掌握电子技术中应用开发的一般流程, 初步建立起有关系统设计的基本概念,掌握其基本设计方法,为将来从事电子技术应用和研究工作打下基础。本文介绍了基于 FPGA 的数字式秒表的设计方法,设计采用硬件描述语言 VHDL ,在软件开发平台 ISE 上完成,可以在较高速时钟频率( 48MHz )下正常工作。该数字频率计采用测频的方法, 能准确的测量频率在 10Hz 到 100MHz 之间的信号。使用 ModelSim 仿真软件对 VHDL 程序做了仿真,并完成了综合布局布线,最终下载到芯片 Spartan3A 上取得良好测试效果。 VHDL 语言简介: VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language ,诞生于 1982 年。 1987 年底, VHDL 被 IEEE 和美国国防部确认为标准硬件描述语言。 VHDL 主要用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外, VHDL 的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。 VHD L 的程序结构特点是将一项工程设计, 或称设计实体( 可以是一个元件, 一个电路模块或一个系统) 分成外部( 或称可视部分, 及端口) 和内部( 或称不可视部分) ,既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后, 一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。 VHDL 语言的特点: VHDL 语言能够成为标准化的硬件描述语言并获得广泛应用, 它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来, VHDL 语言主要具有以下优点: (1) VHDL 语言功能强大,设计方式多样(2) VHDL 语言具有强大的硬件描述能力(3) VHDL 语言具有很强的移植能力(4) VHDL 语言的设计描述与器件无关(5) VHDL 语言程序易于共享和复用由于 VHDL 语言是一种描述、模拟、综合、优化和布线的标准硬件描述语言, 因此它可以使设计成果在设计人员之间方便地进行交流和共享,从而减小硬件电路设计的工作量,缩短开发周期。 FPGA 简介 FPGA ( Field - Programmable Gate Array ), 即现场可编程门阵列,它是在 PAL 、 GAL 、 CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路( ASIC )领域中的一种半定制电路而出现的, 既解决了定制电路的不足, 又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言( Verilog 或 VHDL )所完成的电路设计,可以经过简单的综合与布局,快速的烧录至 FPGA 上进行测试,是现代 IC 设计验证的技术主流。这些可编辑元