文档介绍：组合逻辑电路的设计和逻辑功能验证一、实验目的掌握组合逻辑电路的设计方法。
学会使用集成电路的逻辑功能表。
二、实验仪器及材料
、双踪示波器、数字万用表。
元器件：
双输入与门CD4081
1片
四异或VSS
匸
7
8
13A
(A<B)OUT
7
8
J3A
VSSC
匚VSSC8
9
3B0
匸
图6-1一位(大、同、小)比较器的设计及其逻辑功能的验证①根据命题要求列真值表设A、B为两个二进制数的某一位，即比较器的输入，M、G、L为比较器的输出，分别表示两个二进制数比较后的大、同、小结果，②，并为了减少门电路的种类，我们做如下的运算：
同G=AB+AB=AB+AB=A?B大M=AB=A(AB+AB)=A(A十B)小L=AB=+AB)=B(A?B)X十1=戸③画逻辑图根据上述表达式，读者可用两个异或门和两个与门实现上述的大、同、小比较器，。
④实验验证
，按所画逻辑原理图联线，检查无误后接通电
源。当
输入端A、，用三只LED发光管，分别监视输出端
M、G、L的逻辑
状态，验证逻辑功能的正确性。当输出高电平时，
发光管亮，表示逻辑值为
，
当
LED
“1”
输出低电平时，
LED
发光管灭，表示逻辑值为
实验完毕后断开电源。
“0”,
3

输入
输出
说明
A
B
M
G
L
0
0
0
1
0
A=B
0
1
0
0
1
A<B
1
0
1
0
0
A>B
1
1
1
0
1
0
A=B
四位数值比较器逻辑功能的验证①引脚和功能描述CD4063为CMOS四位二进制数值比较器集成电路，十六引脚双列直插式封装，所有功能引脚分三类：比较输入端、级联输入端和输出端。比较输入端实现本级两组四位二进制数的比较；级联输入端则是为实现多级芯片的相互级联所设，当仅使用一级比较时，
可将AvB、A=B和A>B三个级联输入端，分别接
；
“0、”“1、”“0”输出端则为两组四位二
进制数的比较输出，有小、相等和大三种结果。其引脚描述见图4-1,。
②按上述的引脚和功能描述，联接好验证四位数值比较器逻辑功能的实验电路，检查无误后接通电源。，用三只LED发光管，分别监视其输出端L、G、M的逻辑状态，验证逻辑功能的正确性国。，实验完毕后断开电源。

A3B3
A2B2
A1B1
AOBO
A<B
A=B
A>B
A<B
A=B
A>B
A3>B3
X
X