文档介绍：物电0902班电子信息科学与技术王胜 200911020208
八路智力竞赛抢答器设计
一．实验目的
掌握抢答器的工作原理及其设计方法。
学会用Multisim8软件操作实验内容。
掌握设由4个RS锁存器组成，且均为与非门构成的RS锁存器。其中，1S和3S有两个输入端，S1和S2均为相与的关系。本设计中，将S2均接高电平，仅利用S1控制输出。其引脚图如图四所示，下表为SR锁存器的功能真值表，值得注意的是S和R不能同时为高电平，否则输出不确定。
74LS48为七段显示译码器。该集成译码器设有多个辅助控制端，以增强器件的功能。BI/RBO为灭灯输入，当BI=0时，所有字形熄灭。LT为试灯输入，当LT=0且RBO=1时，显示字形为8，常用于检测自身的好坏。RBI为动态灭灯输入，当LT=1，RBI=0且输入均为0时，输出均为低电平，数码管“灭零”。
译码器74LS48输出高电平有效，用以驱动共阴极数码管。七段显示译码器一般与七段数码显示器相连，共同构成四输入端的数码显示电路。
物电0902班电子信息科学与技术王胜 200911020208
根据各芯片功能及抢答器的功能要求，抢答器电路如下所示
工作原理：KeyA-H为八位选手的抢答开关，Key space单刀双掷开关设为主持人控制开关。当主持人控制开关置于清零状态时，触发器的R端为低电平，输出端全部为低电平。于是74LS48的BI为高，显示器灭灯；74LS148的选通输入端ST为高电平，74LS148处于工作状态，此时锁存电路不工作。当SW9置于开始状态，优先编码电路和锁存电路同时处于工作状态。74LS279的1R、1S均为高电平，由真值表可知，输出1Q为低电平，从而使74LS148输入使能端为低电平有效，即抢答器处于等待工作状态。若有选手（假设为6选手）按动抢答开关（即闭合key G）优先编码器74LS148输入端I3接低电平有效，则输出A2A1A0为100，A2A1A0分别接至4S、3S、2S，根据RS锁存器真值表，2Q3Q4Q输出分别为110，从而74LS48的输入端DCBA为0011，经74LS48译码，显示器上显示“3”。与此同时，当74LS148输入端有一个为低电平时，GS为低电平有效，即标志译码器处于工作状态，从而使1S为0，此时1Q输出为高电平，致使EI为高电平，74LS148处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路的准确性。抢答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。
物电0902班电子信息科学与技术王胜 200911020208

设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定一次抢答的时间（设为30s）。设计中选用十进制同步加/减计数器74LS192进行设计，74LS192是具有置数和清零功能，其引脚图和逻辑图如图1所示，真值表如表5所示。
图1 74LS192引脚图和逻辑图
P0、P1、P2、P3——置数并行数据输入；
Q0、Q1、Q2、Q3——计数数据输出；
CR————————清零端；
LD————————置数端；
CPu ———————加法计数CP输入；
CPd ———————减法计数CP输入；
CO————————进位输出端；
BO————————借位输出端。
根据设计要求，需要两片74LS192构成100进制减计数器。由功能真值表可知，只需将个位74LS192的借位输出端BO与十位74LS192的CPd即可实现100进制减计数。值得注意的是，要使其实现减计数，CPu端口必须接高电平。
计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由555构成的多谐振荡器构成，如图2所示，谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。
物电0902班电子信息科学与技术王胜 200911020208
图2多谐振荡器
因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是：
t1=RB×C×ln2≈×C t2=(RA+RB)×C×ln2≈(RA+RB)C
所以555的3端输出的频率为： f=1/(t1+t2)≈/[(2RA+RB)C]
我们采用的电阻和电容值分别是：RA=15KΩ，R2=68KΩ，C1=10uf,满足上式，即得到的是秒脉冲。
由以上集成芯片设计的定时电路如下图所示。
工作原理：首先主持人根据题的难易程度改变74LS192的输入端D3D2D1D0的电平来确