文档介绍：166<br****题
试分析由或非门组成的基本R-S触发器的逻辑功能，写出状态方程、约束方程，
列出真值表。
加于由与非门构成的基本R-S触发器的信号如图P4-1所示，试画出及端的波形（设初态为0）。
166<br****题
试分析由或非门组成的基本R-S触发器的逻辑功能，写出状态方程、约束方程，
列出真值表。
加于由与非门构成的基本R-S触发器的信号如图P4-1所示，试画出及端的波形（设初态为0）。
图P4-1
解：
设由与非门构成的时钟R-S触发器的初态为0，当R、S和CP端加有P4-2所示波形时，试画出端的波形。
图P4-2
解：
167
边沿触发型R-S触发器构成的电路如图P4-3所示，画出的波形，并分析电路功能。
图P4-3
解：
功能：2分频器，模2计数器。
试画出图P4-4中各触发器在CP作用下端的波形（设各触发器初始状态均为0）。
（a） （b） （c） （d）
（e） （f） （g） （h）
图P4-4
解：(a) ，(b)、(c)、(e)、(g) ，(d)、 (f) ，(h)
168
图P4-5所示电路中，Jk触发器的，，，试确定时钟信号最高工作频率，并画出、在时钟CP作用下的波形。
图P4-5
画出图P4-6所示电路在图示输入信号作用下和的波形。
图P4-6
解：
试画出图P4-7所示电路中B端的波形，并比较A各B的波形，说明此电路的功能。设各触发器初态为0。
图P4-7
解：
169
试用D触发器设计一个异步二进制模8加/减计数器。当控制信号时，计数器进行加法计数，反之做减法计数。
解：
试用JK触发器设计上题的模8加/减计数器。
解：
试把表P4-1所示的状态表变换成状态图。
表P4-1
（a） （b）
某时序电路如表P4-1(a)所示。若电路的初始状态为A，输入信号依次为1、1、0、1，试列出它状态变化过程及相应的输出。
已知状态图如图P4-8所示，试画出它的状态表。
170
图P4-8
已知电路的状态表如表P4-2所示。试画出它的状态图。如果电路的初态在，输入信号依次是0、1、0、1、1、1、1，试列出它状态变化过程及相应的输出。
表P4-2
试导出图P4-9所示电路的状态表及状态图。
图P4-9
解：
171
试导出图P4-10所示电路的状态表及状态图。
图P4-10
分析图P4-11所示电路，简述其逻辑功能。
图P4-11
解：
172
功能：模6计数器、6分频器。
分析图P4-12所示电路，列出状态表，画出状态图，并分析电路中存在的问题。
图P4-12
分析图P4-13(a)所示同步时序电路。写出激励方程及输出方程，画出状态图，列出状态表。如初始状态为0，输入信号如图P4-13(b)所示，画出D、Q、z的波形图。
（a） （b）
图P4-13
分析图P4-14所示的同步时序电路，写出激励方程组和输出方程，列出状态表。
图P4-14
解：
173
电路如图P4-15所示，试列出其状态表。设初始状态，输入信号序列为001101110，试画出J1、K1、J2、K2、Q1、Q2以及z的波形。
图P4-15
解：
174
输入信号序列为001101111时的波形
功能：“1111”序列检测器。
电路如图P4-16所示，试分析它的逻辑功能，列出功能表。
175
图P4-16
4位双向移位寄存器74194的内部逻辑电路如图P4-17所示：
叙述为每个触发器提供激励的“与或非”门的逻辑功能；
执行并行输入数据时，模式控制信号和的代码是什么？
执行左移操作的模式控制代码是什么？
图P4-17
试分析图P4-18