文档介绍：异或门实验报告VHD
实验一（1）异或门电路设计
班级姓名学号
一、实验目的
熟悉QuartusII仿真软件的基本操作，并用VHDL/Verilog语言设计一个异或门。
二、实验内容

异或门实验报告VHD
实验一（1）异或门电路设计
班级姓名学号
一、实验目的
熟悉QuartusII仿真软件的基本操作，并用VHDL/Verilog语言设计一个异或门。
二、实验内容
1、熟悉QuartusII软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、波形设计）
2、用VHDL语言设计一个异或门，最终在FPGA芯片上编程异或门，并验证逻辑实现。
三、实验方法
1、实验方法：
采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
2、实验步骤：
1、新建，编写源代码。
(1).选择保存项和芯片类型：--（设置文件路径+设

（type=AHDL）置project name为xor2）-（—在）-
-（family=FLEX10K；name=EPF10K10TI144-4）--
(2).新建：-（第二个AHDL File）-
2、写好源代码，保存文件（）。
3、编译与调试。确定源代码文件为当前工程文件，点击-进行文件编译。编译结果有一个警告，文件编译成功。
4、波形仿真及验证。新建一个vector waveform file。按照程序所述插入a,b,c三个节点（a、b为输入节点，c为输出节点）。(操作为：右击---（pins=all；）---)。任意设置a,b的输入波形…点击保存按钮保存。（操作为：点击name（如：A））-右击--（如设置period=200；offset=0），同理设置name B（如120，,60），保存）。然后，出name C的输出图。
5、时序仿真。暂时不知道什么是时序仿真
6、FPGA芯片编程及验证
选择pins，连接计算机到实验箱，操作。
四、实验过程
3、编译过程
a）源代码如图（VHDL设计）

b)编译、调试过程

实验一（1）异或门电路设计
班级姓名学号
一、实验目的
熟悉QuartusII仿真软件的基本操作，并用VHDL/Veri