1 / 11
文档名称:

FPGA概述以设计流程.docx

格式:docx   大小:1,231KB   页数:11页
下载后只包含 1 个 DOCX 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

FPGA概述以设计流程.docx

上传人:今晚不太方便 2017/5/12 文件大小:1.20 MB

下载得到文件列表

FPGA概述以设计流程.docx

文档介绍

文档介绍:FPGA 的出现和发展可编程逻辑器件(Programmable Logic Device) 可以完全由用户通过软件进行配置和编程, 从而完成某种特定的逻辑功能。它是 20 世纪 70 年代在 ASIC 设计的基础上发展起来的新型逻辑器件, 经过 80 年代的发展, PLD 行业初步形成, 而进入 90 年代, 可编程逻辑器件成为半导体领域中发展最快的产品之一。可编程逻辑器件的发展可以分为 3 个阶段。早期的可编程逻辑器件只有可编程只读存储器(PROM) , 紫外线可擦除只读存储(EPROM) 和电可擦除只读存储器(EEPROM) 三种,由于结构的限制,它们只能完成简单的数字逻辑功能。其后,出现了一类结构上稍复杂的可编程芯片,正式被称为可编程逻辑器件(PLD) ,它能够完成各种逻辑运算功能。典型的 PLD 由一个“与”门和一个“或”门阵列构成,任意的一个组合逻辑都可以用“与或”表达式来描述, 所以, PLD 能以乘积和的形式完成大量的组合逻辑运算。这一阶段的产品主要有 PAL( 可编程阵列逻辑)和 GAL( 通用逻辑阵列)。 PAL 由一个可编程的“与”平面和一个固定的“或”平面构成,或门的输出可以通过触发器有选择的被置为寄存器状态。 PAL 器件是现场可编程的, 它的实现工艺有反熔丝技术、 EPROM 技术和 EEPROM 技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA) ,它也是由一个“与”平面和一个“或”平面构成,但是这两个平面的连接关系是可编程的。后来在 PAL 的基础上, 又发展出了一种通用阵列逻辑 GAL(Generic Array Logic) , 如 GAL16V8,GAL22V 10等。它采用了 EEPROM 工艺, 实现电可擦除, 电可改写, 其输出结构是可编程的逻辑宏单元,因而它的设计具有很强的灵活性,至今仍有许多人使用。这些早期的 PLD 器件的一个共同特点是提高了逻辑运算的速度, 但其过于简单的结构也只能实现规模较小的电路。为了弥补这一遗憾, 1985 年 XILINX 公司推出第一片现场可编程逻辑门阵列(Field Programmable Gate ArrayFPGA ), 它具有体系结构和逻辑单元灵活, 集成度高以及适用范围宽等特点,可实现较大规模的电路,编程也很灵活。至今, FPGA 已经经历了 20 余年的发展历史。在这 20 余年的发展过程中,以 FPGA 为代表的数字系统现场集成技术取得了惊人的发展:FPGA 从最初的 1200 个可利用门,发展到 90 年代的 25 万门,现在, 国际上最著名的两家厂商 ALTERA 和 XILINX 公司都陆续推出了千万门级的单片 FPGA 芯片,将 FPGA 的集成度提高到了一个新的水平。 FPGA 基本原理 FPGA 和 CPLD (Complex Programmable Logic Device , 复杂可编程逻辑器件) 一样都是可编程逻辑器件,它是在 PAL, GAL 等逻辑器件的基础上发展起来的。同以往的 PAL, GAL 相比, FPGA 规模更大,它可以替代几十甚至几千快通用 IC 芯片。这样的 FPGA 实际上就是一个子系统部件,这种芯片受到全世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过 20 多年的发展,许多公司都开发出了多种可编程逻辑器件,比较典型的是 XILINX 公司的 FPG A 器件系列和 ALTERA 公司的 CPLD 器件系列,它们开发较早,占据了较大的 PLD 市场。目前全球范围内的 PLD/FPGA 产品有 60% 以上都是由 ALTERA 和 XILINX 公司提供的。可以说是 ALTER A和 XILIN X 共同决定了 PLD 技术的发展方向。当然也有许多其它类型的器件,如 Lattice, Vantis, Actel, Quicklogic, Lucent 等。采用查找表(Loop-Up-Table) 结构的 PLD 芯片通常称为 FPGA ,如 ALTERA 公司的 Cyclon 系列, XILINX 公司的 Spartan 和 Virtex 系列等。查找表简称为 LUT ,它本质上就是一个 RAM ,目前 FPGA 中多使用 4输入的 LUT ,所以每一个 LUT 可以看成一个有 4 位地址线的 16X 1的 RAM 。当用户通过原理图或 HDL 语言描述了一个逻辑电路以后, PLD/FPGA 开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入 RAM ,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表, 找出地址对应的内容, 然后输出即可。下面是一个 4 输入与门的例子。(表 3-1: 实际逻辑电路与 LUT 实现方式对比表) 表 3-1 实际