1 / 17
文档名称:

五人多数表决器.docx

格式:docx   大小:159KB   页数:17页
下载后只包含 1 个 DOCX 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

五人多数表决器.docx

上传人:likuilian1 2022/7/18 文件大小:159 KB

下载得到文件列表

五人多数表决器.docx

文档介绍

文档介绍:广西大学行健文理学院
FPGA课程设计
题目:五人多数表决器
学 部: 电气信息学部
专 业:电子科学与技术
班 级: 2012级1班
学 号:
学生姓名:
指导老师:
二0一五年一月
在电子设计与制造技术控输出的高低 电平由键前方的发光二极管D16和D15显示,高电平输出为亮。此外,可通过按动键4 至键1,分别向FPGA/CPLD的PIO0〜PIO15输入4位16进制码。每按一次键将递增1, 其序列为 1,2,...9,A,...F。

此电路图可实现表决器的控制与显示。键8到键2分别为五位投票者和复位,开 始键。通过数码管显示投票人数,和剩余时间。二极管D8显示通过与不通过。
扬声器
1 PIO22-PIO16 接 g,f,e,d,c,b,a
I PIO30-PIO24接 g, f, e, d, c, b, a 七段
PIO38-PIO32 接 g, f, e, d, c, b, a
PIO46-PIO40接g, f, e, d, c, b, a (直接与7段显示器相接)
D8 ']‘D7 '[D6 俨5 下D4 ',D3 j D2」,D1
PIO22-PIO16
PIO30-PIO24
PIO38-PIO32
-hfkatpko
> D8 '1
PIO46-PIO40
FPGA/CPLD
PIO16
PIO17
目标芯片
PIO13 PIO12 PIO11
D15 D14
PIO10 D12
ID13
D11
PIO9 PIO8
PIO18
PIO19
PIO20
PIO21
PIO22
CLOCK0
CLOCK2
CLOCK5
CLOCK9
PIO23
PIO13-PIO8
PIO7-PIO4
PIO3-PIO0
实验电路结构图

图3电路原理图
3软件设计
当主持人按下开始键,投票开始表决,统计同意的人数,当人数大于或等于三个时。
D1点亮并且数码管显示时间变为0,当人数小于三个时,D1熄灭数码管显示时间为0. 最后统计投票人数通过同意人数决定表决结果。
图4 程序流程图
4管脚说明
AA: 一维数组AA用来表示五位表决者;
PASS:表决最终是否通过(‘1’为“通过”,‘为“未通过”);
TOTAL :表决通过的人数;
SHIJIAN :用来显示倒计时;
FUWEI:主持人复位键,用来系统复位;
KAISHI:主持人控制键,用来启动表决;
CLK:系统时钟。
表2引脚锁定表
Node Name
Direction
Location
1
W M[5]
Input
PIN_ 栅
2
W A A [fl
Input
PIN_233
3
Input
PIN_238
4
"A A [2]
Input
PIN_237
5
M[l]
Input
PIN_236
6
W CLK
Input
PIh_28
7
W FUWEI
Input
PIH_235
8
,KA 压 HI
Input
PIN_234
9
PASS
Output
PIN_12
10
SHLJIAN[Q]
Output
Pm_K5
11
5HIJIAN[1]
Output
PIh_166
12
■_/ 5HIJIAN[2]
Output
PIhl_167
13
=SHIJIANH
Output
PIN_1S8
14
TOTAL [1]
Output
PIN_162
15
■_/ TOTAL [2]
Output
PIh_lS3
16
TOTALS
Output
PIhl_164
5仿真现象
当处于复位状态时,外界的输入对结果没有影响。故时间仍为10秒,输出统计人 数为0。仿真波形如图5所示。
Name:
r
value:」
I I_U. U I I o
Ziu_l
I_I| I o
■JUIJ. I_I I I 3
1
HUUJJI 旧
1
:_II_U. I_11 1 3
1
uu
L
J L
J '
_^KAISHI
0
FUWEI
0
■tf^CLK
1
_^nL^n
Lo_m
_z-AA"
0
AA2
0
AA3
0
_L /W
0
_z-AA5
0
C^T0TAL[?.1]
DO
0
三—SHIJIAN
D 10
10
PASS
0