文档介绍：资料范本
本资料为word版本,可以直接编辑和打印,感谢您的下载
触发器的使用实验报告
地点:
时间:
说明:本资料适用于约定双方经过谈判,协商而共同承认,共同遵守的责任与义务,仅供参考,文档可直接下载或修改,不需要的部分可直资料范本
本资料为word版本,可以直接编辑和打印,感谢您的下载
触发器的使用实验报告
地点:
时间:
说明:本资料适用于约定双方经过谈判,协商而共同承认,共同遵守的责任与义务,仅供参考,文档可直接下载或修改,不需要的部分可直接删除,使用时请详细阅读内容
实验II、触发器及其应用
一、实验目的
1、掌握基本RS、JK、D和T触发器的逻辑功能
2、掌握集成触发器的逻辑功能及使用方法
3、熟悉触发器之间相互转换的方法
二、实验原理
触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。
基本RS触发器
如图1为两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”段,因为S=0(R=1)时触发器被置为“1”;R为置
“0”端,因为R=0(S=1)时触发器被置“0”,当S=R=1时状态保持;S=R=0时,触发器状态不定,应避免此种情况发生,表1为基本RS触发器的状态表。
图1、基本RS触发器
表1、基本RS触发器功能表
基本RS触发器也可以用两个“或非门”组成,此时为高电平触发有效。
JK触发器
在输入信号为双端的情况下,JK触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降沿出发的边沿触发器。引脚功能及逻辑符号如图2所示。
图2、74LS112双JK触发器引脚排列及逻辑符号
JK触发器的状态方程为:Qn+1=JQn+KQn
J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或者两个以上输入端时,组成“与”的关系。Qn和Qn为两个互补输出端。通常把Qn=0,Qn=1
的状态定为触发器“0”状态;而把Qn=1,Qn=0定为“1”状态。下降沿触发JK触发器功能表如表2所示。
表2、JK触发器功能表
JK触发器常被用作缓冲存储器,移位寄存器和计数器。
D触发器
在输入信号为单端的情况下,D触发器用起来最为方便,其状态方程为Qn+1二D,其输出状态的更新发生在CP脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双。74LS74、四D74LS175、六D74LS174等。
下图为双D774LS74的引脚排列及逻辑符号。功能表如表3.
表3、74LS74功能表
触发器之间的相互转换
在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方
法获得具有其他功能的触发器。例如将JK触发器的J、K两端连接在一起,并认为它为T端,即得到所需的T触发器。如图4(a)所示,其状态方程为:Qn+1=TQn+TQn