文档介绍：广西大学实验报告纸
_______________________________________________________________________________
实验内容___________________________________________指导老师
【实验名称】
设计一个串行累加器
【实验目的】
学****用中规模双向移位寄存器逻辑功能集成电路的使用方法。
熟悉移位寄存器的应用——构成串行累加器和环形计数器。
【设计任务】
用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器和中的两个二进制数A、B按位相加,其和存于移位寄存器中。(提供器件:74LS194、74LS74、74LS183等)
【实验用仪器、仪表】
数字电路实验箱、万用表、74LS194、74LS74、74LS183等。
【设计过程】
累加器是由移位寄存器和全加器组成的一种求和电路,它的功能是将本身寄存的数和另一个输入的数相加,并存在累加器中。移位寄存器是具有移位功能的寄存器。移位的方向取决于移位控制端S的状态。本实验用的双向移位寄存器74LS194逻辑功能如表1所示,引脚排列见图1,串行累加器结构图如图2所示, 全加器的逻辑符号及管脚排列见如图3所示。
表1 74LS194逻辑功能表
序
号
输出端
输出
功能
清零
控制信号
串行
时钟
CP
并行
CR
1
0
× ×
× ×
×
× × × ×
0 0 0 0
清零
2
1
× ×
× ×
1(0)
× × × ×
不变
3
1
1 1
× ×
↑
A B C D
A B C D
并行输入
4
1
0 1
1 ×
↑
× × × ×
1
右移
5
1
0 1
0 ×
↑
× × × ×
0
6
1
1 0
× 1
↑
× × × ×
1
左移
7
1
1 0
× 0
↑
× × × ×
0
8
1
0 0
× ×
×
× × × ×
保持
图1 74LS194引脚排列图2 串行累加器结构框图
图3 全加器的逻辑符号及管脚排列
全加器引脚中An为加数;Bn为被加数;C1为低位进位数输入;C0为向高位进数输出;Sn为全加和输出;
开始时,被加数和加数已分别存入累加寄存器和加数寄存器。进位触发器D已被清零。在第一个脉冲到来之前,全加器各输入、输出端情况为:
在第一个脉冲到来之后,存入累加器和移位寄存器的最高位,存入进位触发器D端,且两个移位寄存器中内容都向右移动一位。全加器各输出为:
在第二个脉冲到来之后,两个移位寄存器中的内容都又向右移动一位,存入累加寄存器和移位寄存器的最高位,原先存入的存入次高位,存入进位触发器D端,全加器各输出为:
…………
设计值的状态表如表2所示:
表2 设计状态表
CP
信号
A寄存器
B寄存器
A
B
1
0
0
1
1
0
0
1
1
1 1
1 1
2
0
0
0
1
0
0
0
1
0 1
0 1
3
1
0
0
0
0
0
0
0
0 1
0 1