文档介绍：第一章概述
,介绍quetasim的基本使用
该版本可运行于UNIX和Windows的操作系统环境中。本指南覆盖了VHDL和Verilog模拟仿真。QuestaSim具备强大的模拟仿真功能,在设计、编译、仿真、测试、调试开发过程中,有一整套工具供你使用,而且操作起来比较灵活,可以通过菜单、快捷键和命令行的方式进行工作。
第二章 QuestaSim的主要结构
QuestaSim的主窗口(Main window)包括菜单栏、工具栏、工作区和命令行操作区。
在工作区可以显示Project Tab、Library Tab、Sim Tab(显示Load Design、Hierarchical Structure);在命令行操作区,可以用命令提示符的方式进行编译、仿真设计,同时打开其他窗口。
在菜单栏View下可以打开,source window、list window、wave window、structure window、 signal window、dataflow window、process window、viarables window等窗口,用来测试仿真、调试仿真。由此也可以看出该软件具有强大的仿真设计能力,它提供的工具很多。
在帮助菜单里有SE的帮助文件和Tcl的帮助文件,是学用QuestaSim很好的帮手。
第三章 QuestaSim的简要使用方法
在这一章里通过一些课程来简单介绍QuestaSim的使用方法,更多的需要在实际应用中熟练和掌握。
第一课 Create a Project
1. e to QuestaSim对话框,选取Create a Project,或者选取File\New\Project,然后会打开Create Project对话框。
2. 在Create Project对话框中,填写test作为Project Name;选取路径Project Location作为Project文件的存储目录;保留Default Library Name设置为work。
3. 选取OK,会看到工作区出现Project and Library Tab。
4. 下一步是添加包含设计单元的文件,在工作区的Project page中,点击鼠标右键,选取Add File to Project。
5. 在这次练****中我们加两个文件,点击Add File to Project对话框中的Browse按钮,打开QuestaSim安装路径中的 example目录,,再选取Reference from current location,然后点击 OK。
6. 在工作区的Project page中,单击右键,pile All。
7. 两个文件编译了,鼠标点击Library Tab栏,将会看到两个编译了的设计单元列了出来。看不到就要把Library的工作域设为work。
8. 最后一不是导入一个设计单元,双击Library Tab中的counter,将会出现Sim Tab,其中显示了counter设计单元的结构。也可以Design\Load design来导入设计。
到这一步通常就开始运行仿真和分析,以及调试设计,不过这些工作在以后的课程中来完成。结束仿真选取Design \ End Simulation,结束Project选取File \ Close \ Project。
第二课 Basic VHDL Simulation
准备仿真
1. 为这次练****新建一个目录,然后拷贝example目录中所有的vhd文件到该目录下。设置该目录为当前工作目录,这一步通过从该目录调用QuestaSim或是选取File\Change Directory命令来完成。
2. 在编译任何HDL代码前,要建立一个设计库来存放编译结果。选取Design \ Create a New Library生成一个新的设计库。确定选取Create: a new library and a logical mapping to it,在Library Name域中键入work,然后选取OK。这就在当前目录中建立了一个子目录,即你的设计库。QuestaSim在这个目录中保存了名为_info的特殊文件。
( Prompt : vlib work
vmap work work )
3. 。pile HDL Source Files对话框。命令是看不到的。,完成后选取Done。可以编译多个文件,按照设计的需要依次选取进行编译。
( Prompt : vcom counter