文档介绍：S3C2440 I/O口的总结(4)
DCLK 控制寄存器(DCLKCON)
这个寄存器定义DCLKn信号,这个信号为外部资源提供时钟信号。DCLKCON仅仅在CLKOUT[1:0]被设置为发送DCLKn信号时才能进行操作。
DCLK0EN [0]
DCLK0使能:
0 = DCLK0禁止
1 = DCLK0使能
DCLK0SelCK [1]
选择DCLK0时钟源
0 = PCLK
1 = UCLK(USB)
DCLK0DIV [7:4]
DCLK0 frequency = source clock /( DCLK0DIV + 1)
DCLK0CMP [11:8]
DCLK0与时钟切换值进行比较,如下图所示,如果DCLK0CMP是n,低电平的持续时间为(n+1),高电平的持续时间为
((DCLK1DIV + 1)–( n +1))
DCLK1EN [16]
DCLK1使能:
0 = DCLK1禁止
1 = DCLK1使能
DCLK1SelCK [17]
选择DCLK1时钟源
0 = PCLK
1 = UCLK(USB)
DCLK1DIV [23:20]
DCLK1 frequency = source clock /( DCLK0DIV + 1)
DCLK1CMP [27:24]
DCLK1与时钟切换值进行比较,如下图所示,如果DCLK1CMP是n,低电平的持续时间为(n+1),高电平的持续时间为((DCLK1DIV + 1)–( n +1))
外部中断控制寄存器n(EXTINTn)
可以通过各种信号方法请求 8 外部中断。 EXTINT寄存器可以通过配置电平触发方式和边沿触发方式来请求外部中断,并还配置了信号极性。
为了识别电平中断,因为噪声滤波器的存在,到 EXTINTn引脚上的有效逻辑级电平别必须至少保持40ns。
注意:EXTINT0(EINT0~ EINT7)每三位来确定EINT请求的信号方式:
0