文档介绍：第 4 章组合逻辑电路
组合逻辑电路的分析
组合逻辑电路的设计
常用MSI组合逻辑器件及应用
组合逻辑电路中的竞争与冒险
组合逻辑电路的分析
所谓逻辑电路的分析,就是找出给定逻辑电路输出和输入之间的逻辑关系,并指出电路的逻辑功能。分析过程一般按下列步骤进行:
①根据给定的逻辑电路,从输入端开始,逐级推导出输出端的逻辑函数表达式。
②根据输出函数表达式列出真值表。
③用文字概括出电路的逻辑功能。
【例4-1】分析图4-2所示组合逻辑电路的逻辑功能。解:根据给出的逻辑图, 逐级推导出输出端的逻辑函数表达式:
表 4-1 例4-1真值表
A B C
F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
0
1
1
1
由真值表可以看出,在三个输入变量中,只要有两个或两个以上的输入变量为1,则输出函数F为1,否则为0,它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为:三变量多数表决器。
【例4-2】分析图4-3(a)所示电路,指出该电路的逻辑功能。
图 4-3 例4-2电路
(a) 一位全加器; (b) 一位全加器符号
解:
①写出函数表达式。
②列真值表。
Ai Bi Ci
Ci+1 Si
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
0 1
0 1
1 0
0 1
1 0
1 0
1 1
表 4 - 2 例4 - 2真值表
③分析功能。
由真值表可见,当三个输入变量Ai、Bi、Ci中有一个为1或三个同时为1时,输出Si=1,而当三个变量中有两个或两个以上同时为1时,输出Ci+1=1,它正好实现了Ai、Bi、Ci三个一位二进制数的加法运算功能,这种电路称为一位全加器。其中,Ai、Bi分别为两个一位二进制数相加的被加数、加数, Ci为低位向本位的进位,Si为本位和,Ci+1是本位向高位的进位。一位全加器的符号如图4 - 3(b)所示。
如果不考虑低位来的进位,即Ci=0,则这样的电路称为半加器,其真值表和逻辑电路分别如表4-3和图4-4所示。
表 4-3 半加器真值表
Ai Bi
Ci+1 Si
0 0
0 1
1 0
1 1
0 0
0 1
0 1
1 0
图 4-4 半加器
组合逻辑电路的设计
工程上的最佳设计,通常需要用多个指标去衡量,主要考虑的问题有以下几个方面:
①所用的逻辑器件数目最少,器件的种类最少,且器件之间的连线最简单。这样的电路称“最小化”电路。
②满足速度要求,应使级数尽量少,以减少门电路的延迟。
③功耗小,工作稳定可靠。