文档介绍：第四章组合逻辑电路
完成逻辑功能的电路称为逻辑电路,它可以分为两大类:组合逻辑电路和时序逻辑电路。
组合逻辑电路的特点是没有记忆,当前的输出只与当前的输入有关,与以前的历史无关(相比之下,时序电路当前的状态就与现在和过去都有关)。
我们有时为解决逻辑问题,要设计一种专用的组合电
路,对一些被广泛使用的经典组合电路我们可以采用拿来主义,不必重新设计, 如:编码器、译码器、数据选择器/ 分配器等。
本章分为两大部分:
对给定电路——分析,对实现逻辑关系——设计。
第一节组合逻辑电路的分析组合逻辑电路的分析,就是将电路图上的连接,转化为易于归纳的形式,进而了解电路的功能。
分析步骤如下:
(1)从输入向输出逐级推导,得到最终的输出表达式。
(在这个过程中,有时可以设几个中间变量)
(2)表达式化简。
(3)由逻辑表达式列出真值表。
(4)由真值表(简单逻辑可直接由表达式)概括出逻
辑功能。(这一步较难)
例如:分析下列电路的逻辑功能。
逻辑电路分析举例: (1)逐级推导表达式
L = A/B/C + /AB/C + /A/BC + ABC(2)表达式化简(本例已是最简)。(3)列出真值表。
三
位
奇
数
检
验
器
(4)经过总结归纳:输入中有奇数个1时,输出为1
以下我们结合一些常用组合逻辑电路,边学习典型电路,边熟悉分析过程。
一、全加器
所谓全加器,是指具有从低位进位、向高位进位功
能的加法器。如果不考虑低位进位,则称位半加器。
( 与全加器对应的还有全减器、半减器。)
下面我们分析一位全加器电路。
(1)为便于分析,设中间变量、和
(2) 列出真值表
规律:输入有奇数个1时,F=1;输入有两个或以上1,CO=1。
(3)归纳逻辑功能归纳功能是比较难的,需要积累经验。本例第一步要总结出奇数个1,两个以上1这样的规律,然后再联想出全加器:A和B是被加数、加数,CI是低位进位,F是本位的和,CO是向高位的进位。
如果不事先说出分析的是全加器,可能不一定会想
到是加法器这类的东西。目前,我们要求能够从真值表
归纳出表面的逻辑规律,如:输入有奇数个 1 时,输出
为1。
与全加器对应的还有全减器,即带低位借位,向高位
借位的减法器。实验课将要求设计。
(4)多位加法器
由多个一位全加器可以构成多位加法器。构成的方法
有两种:
A、逐位进位加法器
逐位进位加法器各位之间采用串联结构,特点是:
电路简单,工作速度慢!
B、超前进位加法器
从低位向高位逐次进位,是我们熟悉的计算方法,
它的速度慢。其实,经过公式推导(见书P222)我们
发现:
每一位的进位值只与被加数、加数及最低位进位
有关。而被加数、加数及最低位进位在计算开始前就
确定了,因此可以同步地计算各位的最终取值,大大
缩短计算时间。
超前进位加法器的特点是:电路复杂,速度很快!
74XX283是4位超前进位加法器集成电路。
4位超前进位加法器的内部逻辑图如下: