EDA可编程逻辑实验报告.doc

文档介绍：可编程逻辑实验
院系名称
:
电子工程学院
学生姓名
:
专业名称
:
光电信息工程
班级
:
光电0904
学号
:
实验名称:门电路的设计
实验一:用原理图输入法设计门电路
实验目的:,熟悉EDA软件MAX+plus的操作。
学会利用软件仿真和实现用硬件对数字电路的逻辑功能进行验证和分析。
器材:PC
实验内容:实现1、F=/AB 2、F=AB+CD
实验结果:
F=/AB
原理图:
仿真结果:
F=AB+CD
原理图:
仿真结果:
实验二:用原理图输入法设计门电路
实验目的:,熟悉EDA软件MAX+plus的操作。
。
。
器材:PC
实验内容:实现3、F=A⊕B 4、F=/abc+/d
实验结果:
F=A⊕B
源程序:
library ieee;
use ;
use ;
use ;
entity xor2 is
port(a,b:in std_logic;
F:out std_logic);
end;
architecture main of xor2 is
begin
F<=a xor b;
end;
仿真结果:
F=/abc+/d
源程序:
library ieee;
use ;
use ;
use ;
entity zhonghe is
port(a,b,c,d:in std_logic;
F:out std_logic);
end;
architecture main of zhonghe is
signal g,h,y,m,n:std_logic;
begin
m<=not a;
g<=m and b;
h<=g and c;
n<=not d;
y<=h or n;
F<=y;
end;
仿真结果:
实验小结:
本实验为第一次DEA实验,不免有些兴奋和好奇,加之老师讲的比较好,所以基本上没有遇到什么问题。虽然提前有预习过,但是老师还是一点点的细细讲,我很佩服。老师使我们在短时间内,学会了MAX+plus的使用方法。原理图输入法,文本输入法基本都会了。不过还是出了些问题。比如很容易忘记,将当前工程选中。在文本编写时,必须保持文件名与实体名一致,且扩展名为
“.vhd”。总之,这次实验做得还不错。
实验名称:组合逻辑电路的设计
实验三:编译码器设计
实验目的:a)熟悉组合逻辑电路的VHDL描述方法。
b)熟练掌握“case”语句和“if…else…”语句的用法。
器材:PC
实验内容:实现1、输入8421BCD码,输出余3码 2、设计优先编码器
实验结果:
a)输入8421BCD码,输出余3码
源程序:
library ieee;
use ;
use ;
entity shiyan3 is
port(X0,X1,X2,X3:in std_logic;
Y0,Y1,Y2,Y3:out std_logic);
end;
architecture rel_1 of shiyan3 is
signal a,b,c,d, e,f,g,h,i,j,k,l,m,n:std_logic;
begin
a<=not X3;
b<=not X2;
c<=not X1;
d<=not X0;
e<=a and d;
f<=b and c and d;
Y0<=e or f;
g<=a and c and d;
h<=a and X1 and X0 ;
Y1<=f or g or h;
i<=a and X2 and c and d;
j<=b and c and X0;
k<=a and b and X1;
Y2<=i or j or k;
l<=X3 and b and c;
m<=a and X2 and X0;
n<=a and X2 and X1;
Y3<=l or m or n;
end;
实