文档介绍：GW48EDA系统使用说明第一节GW48教学实验系统原理与使用介绍一、GW48系统使用注意事项a:闲置不用GW48EDA系统时,关闭电源,拔下电源插头!!!b:在实验中,当选中某种模式后,要按一下右侧的复位键,以使系统进入该结构模式工作。c:换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后才能开电源。其它接口都可带电插拔(当适配板上的10芯座处于左上角时,为正确位置)。d:系统板上的空插座是为单片机AT89C2051准备的,除非进行单片机与FPGA/CPLD的接口实验和开发,平时在此座上不允许插有任何器件,以免与系统上的其它电路发生冲突。单片机与系统的连接情况可参阅以下的附图2-13。该单片机和相应的编程器需自备或另购。e:对工作电源为5V的CPLD(如1032E/1048C、95108或7128S等)下载时。最好将系统的电路“模式”切换到“b”,以便使工作电压尽可能接近5V。二、GW48系统主板结构与使用方法附图1-1B、GW48系统目标板插座引脚信号图附图1-1A和1-1C为GW48型EDA实验开发系统的主板结构图,该系统的实验电路结构是可控的。即可通过控制接口键SW9,使之改变连接方式以适应不同的实验需要。因而,从物理结构上看,实验板的电路结构是固定的,但其内部的信息流在主控器的控制下,电路结构将发生变化。这种“多任务重配置”设计方案的目的有3个:;;。系统板面主要部件及其使用方法说明如下(请参看相应的实验板板面和附图1-1A/C)。附表1-1在线编程坐各引脚与不同PLD公司器件编程下载接口说明PLD公司LATTICEALTERA/ATMELXILINXVANTIS编程座引脚IspLSICPLDFPGACPLDFPGACPLDTCK(1)LKTCKTDO(3)MSTMS(5)ISPENTMSnCONFIGTMS/PROGRAMENABLEnSTA(7)SDOnSTATUSTDOTDI(9)*VCC***VCC*VCC*VCC*GND注:VCC旁的*号对混合电压FPGA/CPLD,IO以下是对GW48系统主板功能块的注释,但请注意,有的功能块仅GW48-GK系统存在:(1)SW9:按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13张实验电路结构图所示。例如选择了“”图,须按动系统板上的SW9键,直至数码管SWG9显示“3”,。(2)B2:这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。可用的目标芯片包括目前附图1-1AGW48-CK实验开发系统的板面结构图附图1-1CGW48-GK实验开发系统的板面结构图世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件。第三节的表中已列出多种芯片对系统板引脚的对应关系,以利在实验时经常查用。(3)J3B/J3A:如果仅是作为教学实验之用,系统板上的目标芯片适配座无须拔下,但如果要进行应用系统开发、产品开发、电子设计竞赛等开发实践活动,在系统板上完成初步仿真设计后,就有必要将连有目标芯片的适配座拔下插在自己的应用系统上(如GWDVP板)进行调试测试。为了避免由于需要更新设计程序和编程下载而反复插拔目标芯片适配座,GW48系统设置了一对在线编程下载接口座:J3A和J3B。此接口插座可适用于不同的FPGA/CPLD(注意,1、此接口仅适用于5V工作电源的FPGA和CPLD;2、5V工作电源必须由被下载系统提供)的配置和编程下载。对于低压FPGA/CPLD,(如EP1K30/50/100、EPF10K30E等,),下载接口座必须是另一座:ByteBlasterMV。(4)混合工作电压使用:对于低压FPGA/CPLD目标器件,在GW48系统上的设计方法与使用方法完全与5V器件一致,只是要对主板的跳线作一选择(见GW48系统主板):JV2:跳线JV2对FPGA/;SEL18:此跳线仅GW48-GK系统设有。跳线SEL18选择“AH18”(对于普通GW48-GK系统);选择“BH18”(对于ASIC实验系统GW48-GK/IC)。:对芯片I/(VCCIO)或5V(VCC)作选择,对5V器件,必须选“”。例如,若系统上插的目标器件是EP1K30/50/100或EPF10K30E/50E等,要求将主板上的跳线座“”短路帽插向“”一端;将跳线座“JV2”短路帽插向“+”一端(如果是5V器件,跳线应插向“”)。(5)并行下载口:此接口通过下载线