1 / 8
文档名称:

四位二进制除法器说明书.doc

格式:doc   大小:223KB   页数:8页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

四位二进制除法器说明书.doc

上传人:88jmni97 2019/4/18 文件大小:223 KB

下载得到文件列表

四位二进制除法器说明书.doc

文档介绍

文档介绍:目录一、设计目的…………………………………………………………………1二、设计要求…………………………………………………………………1三、设计内容…………………………………………………………………、除法的实现…………………………………………………………、设计框图……………………………………………………………、功能说明……………………………………………………………、VHDL程序源代码…………………………………………………、VHDL程序说明……………………………………………………3四、原理图和印刷板图………………………………………………………4PCB板图…………………………………………………………4Protel原理图……………………………………………………5五、设计结论……………………………………………………………………6六、设计心得体会………………………………………………………………6七、主要参考文献………………………………………………………………7设计目的掌握电子电路的一般设计方法和设计流程;学习使用PROTEL软件绘制电路原理图及印刷板图。设计要求设计一个四位二进制除法器,具体要求如下:,并用数码管显示输入数。。,数码管黑屏,不显示任何内容。设计内容设计过程要想实现四位二进制除法器,必须首先实现除法的功能。除法实现的方案可以用VHDL语言实现。整个四位二进制除法器包括:输入电路,判断电路,除法电路,译码电路和显示电路。这些电路可以分别进行设计。:输入电路:输入两个4位2进制数A和B。它是通过连着高电平的8个开关来实现的。判断电路:判断B是否为0。它是通过1个5输入同或门实现的。如果B为0,输出端输出高电平,使能端除法器不工作,显示器黑屏。除法电路:由VHDL语言实现的。它实现两个4位2进制数相除,:由VHDL语言实现的。它实现两个4位2进制数相除,:将译码器译成的数用数码管显示出来。 除法源代码Libraryieee;;EntitydividerisGeneric(n:integer:=3);Port(a,b:inintegerrange0to15;y:outstd_logic_vector(3downto0);rest:outintegerrange0to15;err:outstd_logic);Enddivider;ArchitecturertlofdividerisBeginProcess(a,b)Variabletemp1:integerrange0to15;Variabletemp2:integerrange0to15;Begintemp1:=a;temp2:=b;if(b=0)thenerr<=’1’;Elseerr<=’0’;Endif;ForIinndownto0loopIf(temp1>=temp2*2**i)theny(i)<=‘1’;temp1:=temp1-temp2*2**i;