文档介绍：高速数字电路设计信号完整性仿真 IBIS 模型编写原理
在高速数字电路设计中,信号完整性(SI)仿真是不可缺或的重要环节。IBIS
(Input/Output Buffer Information Specification)模型是一种基于 V/I 曲线的对 I/O
BUFFER 快速准确建模的方法,是反映芯片驱动和接收电气特性的一种国际标准,它提供一种
标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数,非常适合做振
荡和串扰等高频效应的计算与仿真。
IBIS 规范最初由一个被称为 IBIS 开放论坛的工业组织编写,这个组织是由一些 EDA 厂商、
计算机制造商、半导体厂商和大学组成的。IBIS 的版本发布情况为:1993 年 4 月第一次推出
版,同年 6 月经修改后发布了版,1994年6月在San Diego 通过了
版,同年 12 月升级为版,1995 年 12 月其版成为
ANSI/EIA-656 标准,1997 年 6 月发布了版,同年 9 月被接纳为 IEC 62012-1 标
准,1998 年升级为版,1999 年 1 月推出了当前最新的版本版。
IBIS 本身只是一种文件格式,它说明在一标准的 IBIS 文件中如何记录一个芯片的驱动器
和接收器的不同参数,但并不说明这些被记录的参数如何使用,这些参数需要由使用 IBIS 模
型的仿真工具来读取。欲使用 IBIS 进行实际的仿真,需要先完成以下四件工作:
(1)获取有关芯片驱动器和接收器的原始信息源;
(2)获取一种将原始数据转换为 IBIS 格式的方法;
(3)提供用于仿真的可被计算机识别的布局布线信息;
(4)提供一种能够读取 IBIS 和布局布线格式并能够进行分析计算的软件工具。

IBIS 是一种简单直观的文件格式,很适合用于类似于 Spice(但不是 Spice,因为 IBIS
文件格式不能直接被 Spice 工具读取)的电路仿真工具。它提供驱动器和接收器的行为描述,
但不泄漏电路内部构造的知识产权细节。换句话说,销售商可以用 IBIS 模型来说明它们最新
的门级设计工作,而不会给其竞争对手透露过多的产品信息。并且,因为 IBIS 是一个简单的
模型,当做简单的带负载仿真时,比相应的全 Spice 三极管级模型仿真要节省 10~15 倍的
计算量。
IBIS 提供两条完整的 V-I 曲线分别代表驱动器为高电平和低电平状态,以及在确定的转
换速度下状态转换的曲线。V-I 曲线的作用在于为 IBIS 提供保护二极管、TTL 图腾柱驱动源
和射极跟随输出等非线性效应的建模能力。
由上可知,IBIS 模型的优点可以概括为:
在 I/O 非线性方面能够提供准确的模型,同时考虑了封装的寄生参数与 ESD 结构;
提供比结构化的方法更快的仿真速度;
可用于系统板级或多板信号完整性分析仿真。可用 IBIS 模型分析的信号完整性问题包括:
串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS 尤其能够
对高速振荡和串扰进行准确精细的仿真,它可用于检测最坏情况的上升时间条件下的信号行
为及一些用物理测试无法解决的情况;
模型可以免费从半导体厂商处获取,用户无需对模型付额外开销;
兼容工业界广泛的仿真平台。
当然,IBIS 不是完美的,它也存在以下缺点:
许多芯片厂商缺乏对 IBIS 模型的支持。而缺乏 IBIS 模型,IBIS 工具就无法工作。虽然
IBIS 文件可以手工创建或通过 Spice 模型自动转换,但是如果无法从厂家得到最小上升时间
参数,任何转换工具都无能为力。
IBIS 不能理想地处理上升时间受控的驱动器类型的电路,特别是那些包含复杂反馈的电
路;
IBIS 缺乏对地弹噪声的建模能力。IBIS 模型版包含了描述不同管脚组合的互感,从
1
这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式,当输出由高电平向
低电平跳变时,大的地弹电压可以改变输出驱动器的行为。
IBIS 模型采用 I/V 和 V/T 表的形式来描述数字集成电路 I/O 单元和引脚的特性。由于 IBIS
模型无需描述 I/O 单元的内部设计和晶体管制造参数,因而得到了半导体厂商的欢迎和支持。
现在各主要的数字集成电路制造商都能够在提供芯片的同时提供相应的 IBIS 模型。
IBIS