文档介绍：东南大学
博士学位论文
低功耗内建自测试设计方法研究
姓名:李锐
申请学位级别:博士
专业:微电子与固体电子学
指导教师:时龙兴;陆生礼
20050501
摘要集成电路工艺的进步和电路规模扩大带来的测试挑战,要求越来越多的芯片包含内建自测试电路。但由于自测试的测试向量之间相关性非常低、为缩短测试时间而采取的并行测试策略会破坏电路的低功耗结构和功耗管理方案,导致了测试模式下芯片的功耗远大于功能模式下的功耗,过高的测试功耗将引起芯片可靠性和成品率下降、封装成本增加和系统待机时间缩短。本论文着重于低功耗内建自测试设计研究,包括功耗约束下的高层测试综台方法和门级低功耗设计方法。测试综合是指在电路行为级描述映射到睹枋龉讨校迪值缏分惺萃返慕构设计和自测试电路设计,本文将测试功耗引入测试综合并充分利用功能寄存器实现功耗约束下的自测试设计。为达到上述目的,本文结合抽样模拟和曲面拟台的方法建立模块的随机响应模型,度量电路内部寄存器的可测性;通过故障模拟得出模块端口处的可测性约束,以此确定测试综合中可利用的测试资源。功耗约束的测试综合把测试资源和待测模块之间的关系用二进制变量表示,从测试路径的角度对测试功耗进行建模,以模块输入输出端口处的可测性测度为目标函数,采用整数线性规划搜索满足功能约束和测试约束的电路结构。实验结果表明,电路中任一模块的白测试都不会违反测试功耗约束,与其它测试综合方法相比,其测试面积开销更少。门级低功耗设计从测试结构和测试向量两方面入手,提出了基于部分扫描的低功耗测试结构和面向功耗优化的测试激励生成方法。基于部分扫描的低功耗测试采取“,’测试结构,通过结合部分扫描和“”测试方式,在保证故障覆盖率的条件下能大幅降低测试功耗,同时减少了测试面积开销,适用于时序逻辑的低功耗设计。面向功耗优化的测试激励生成方法首先通过模拟退火算法把伪随机测试矢量集中分为“有效”测试矢量段和“无效”测试欠量段,然后根据段的首尾矢量设计“跳转”逻辑跳过测试激励中的无效测试向量以降低测试功耗,适用于组合逻辑的低功耗设计。由于扫描测试在到绲墓惴河τ茫疚幕垢出低功耗扫描可测性设计作为基于部分扫描的低功耗方法的补充。本文通过上述问题的研究,在设计流程的不同阶段解决自测试设计的测试功耗问题:在高层综合阶段,引入功耗约束和模块随机响应模型,自动生成低测试功耗、低面积开销的路结构;在逻辑综合阶段,针对测试功耗分别优化了电路结构和测试向量生成电路,以微小的故障覆盖率和面积开销为代价,最大程度降低测试功耗。最后,对整篇论文的研究进行了总结,并指山本课题中还有待于进一步研究的问题。关键词:可测性设计,内建白测试,测试综合,测试功耗
閍,信痤甶咖瓼枷痗騮禷嘶眦萷鴒曲緂篹簉珺东南大学博士学位论文眛蛈鰀眛琹眛瑃謉蛐瓾%印譬《曲騊嘈禿“”裡,柚衟謉培址—廿,皁,.琺也骾瑈,.,卜诅窖﹐瑃“瑆儿琲,.口竹嘴石—廿.:Ⅱ“.”琧【..卜,〩縨坩..,゛窟、仃畂五襫石琫丘吧玎.
研究生签名:弛杰丝也东南大学学位论文独创性声明东南大学学位论文使用授权声明一煎研究生签名:导师签名本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文ぷ髁嗣魅的说明并表示了谢意。期东南大学、斗蒲Ъ际跣畔⒀芯克⒐彝际楣萦腥ūA舯救怂徒谎宦畚的复印件和电予文档,可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外,允许论文被查阅和借阅,可以公布ǹ论文的全部或部分内容。论文的公布ǹ授权东南大学研究生院办理。日
,半导体工业最明显的特征之’就是其产品的更新换代非常迅速。绝大部分的改进和提高都是由一个重要特征决定的:制造集成电路的最小尺寸可以不断地呈指数性地迅速缩小,也就是通常所说的摩尔定律酒系脑<棵扛鲈略黾右槐。对于社会来讲,这将降低单位功能的成本,导致劳动生产率和生活质量的大幅度提高,使人们可以享用到更多的计算机、电子通讯和消费电子产品。然而,集成电路测试成本并没有按摩尔定律的要求不断下降,反而相对于制造成本指数增长。图枪始际豕ぷ髯旮龅奈⒖刂破鞑馐猿杀厩魇颇P汀上面的曲线显示了基于摩尔定律单个晶体管制造成本呈登魇疲旅娴那咴虮砻骶骞艿牟馐成本基本不变甚至还略有增加乖げ猓绻刹庑陨杓萍际跬V筒磺埃瓴馐砸桓晶体管的成本将超过制造一个晶体管的成本。测试成本和制造成本变化趋势测试成本的增加与集成电路的不断发展密切相关,表给出了半导体工业协会越年