1 / 21
文档名称:

《EDA技术与VHDL》 选择题.doc

格式:doc   大小:137KB   页数:21页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

《EDA技术与VHDL》 选择题.doc

上传人:miaoshen1985 2019/7/27 文件大小:137 KB

下载得到文件列表

《EDA技术与VHDL》 选择题.doc

文档介绍

文档介绍:一、 ,其中哪种库是用户的VHDL设计现行工作库: ;一个设计实体(电路模块)包括实体与结构体两部分,;;;。, , ,但内部设计会用到其反馈信号,其正确的端口说明是::INBIT; :OUTBIT; :INOUTBIT; :BUFFERBIT; : , 、,“ENTITY实体名IS”开头,以“END实体名”,、、,为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享,可以把它们汇集在中。,必须使用来选择用于综合和仿真的结构体。,:(delay:TIME=20us); (delay:TIME:=20us);(delayTIME=20us); (delay=TIME:=20us);,(),、常量和用户数据类型,,:;,为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享,可以把它们汇集在中。,要使a<=a+1;语句合法,则需要打开下面哪些程序包①std_logic_1164②std_logic_unsigned③std_logic_arith④std_logic_signedA.①和② B.②和③ C.①和③ D.②和③二、VHDL基本语法(一) , , +