文档介绍：上海交通大学
硕士学位论文
64位高性能浮点运算单元的设计与验证
姓名:刘哲
申请学位级别:硕士
专业:计算机系统结构
指导教师:陈进
20050101
上海交通大学硕士论文 64 位高性能浮点运算单元的设计与验
证
64 位高性能浮点运算单元的设计与验证
摘要
随着集成电路产业的发展集成电路得到广泛的应用其中高
性能处理器在国民生产各领域显示出越来越重要的作用在高性能
处理器中运算单元直接关系到整个处理器的性能而浮点运算单
元是高端处理器中不可缺少的一部分其复杂的结构和广泛的应用
使其成为处理器研究中的一个热点和难点而国内在此方面的研究
才刚刚起步成果令人堪忧
本文提出一种64位双精度浮点运算单元的设计实现方法从使
用频率最高的浮点加减法运算为切入点提出一种新颖的双精度浮
点加法器结构该结构使用优化的数据通路划分方法将浮点运算
分成两条数据通路即N-path和R-path 使得N-path避免了舍入处理
R-path避免了对结果符号的处理从而大大简化了电路结构不仅
如此在各分支路径上也采用各种优化手段这些改进的算法包括
1 更清晰的数据路径划分标准
2 采用PN编码进行前导零预测
3 采用复合加法器进行指数和尾数的加减法运算
4 统一结果值域范围
5 提出预移位的概念简化尾数对齐操作并协调指数尾
数关系
6 提出基于插值的舍入算法
本文从理论的角度分析和制定了加法器的结构和性能给出了
各算法的理论基础和数学证明并采用逻辑级的概念对其进行了时
延分析和流水线结构制定采用模块化设计的思想对其结构进行了
模块划分对今后的改进和重构奠定了重要基础
本设计使用Verilog硬件描述语言对其进行了RTL级建模使用
Synopsys的VCS工具进行仿真验证 piler工具进行
0
上海交通大学硕士论文 64 位高性能浮点运算单元的设计与验
证
DESIGN AND VERIFORCATION OF 64 BITS HIGH
PERFORMANCE FLOATING-POINT ARITHMETIC UNIT
ABSTRACT
As the development of Integrated Circuit industry, the IC products have been
widely used and played a very important role in various field especially the high
performance processor. The floating point unit is a part of arithmetic module which
always dominates the overall system performance. So it has e a hot topic in
both microprocessor and signal processor research field due to plicated
circuit topologies and wide usage. However, domestic related research has just
started and has not plished a satisfied e yet.
In this thesis, we presented an optimized method to design and implement a 64
bit double precision floating point arithmetic unit which is mainly focused on the
frequently used operation: addition and subtraction. This floating point adder (FPA)
has a fresh structure with 2 data paths: N-path and R-path. The data path division
can reduce plicated structure by avoiding rounding decision part in N-path
and handling the sign issue in R-path. Moreover, optimized algorithms and methods
are used in every branch structure which inc