基于FPGA的四人抢答器设计实验报告.docx

文档介绍：南京铁道职业技术学院 EDA 技术及其应用实验报告实训课程:EDA 技术及其应用实训项目:基于 FPGA 的四人抢答器指导老师:于淑萍姓名:张秀梅班级:电子信息 1101学号:192012 年 12 月 21 日星期五1基于 FPGA 的四人抢答器设计、、 顶层原理图:OUTPUTfirstman[3..0]PIN_122PIN_123PIN_124PIN_125PIN_50reset              a[3..0]             PIN_41PIN_42firstreseta[3..0]inst1lockoutfirstman[3..0]cnt20stopstartresetCLKq[7..0]yellowgreenredOUTPUTcount[7..0]PIN_109PIN_110PIN_111PIN_112PIN_113PIN_114PIN_48PIN_120PIN_49instOUTPUTchaoshiPIN_121PIN_141start PIN_51OUTPUTsucessCLK PIN_142PIN_93OUTPUTerrorPIN_140、、 四人抢答器工作原理:@功能要求:1、1)有多路抢答,抢答台数为 4;2)具有抢答器开始后 20 秒倒计时,20 秒倒计时后五人抢答显示超时,并报警;3)能显示超前抢答台号并显示犯规报警;2、系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松下,显示牌显示该路抢答台号。@设计说明:2四人抢答器框图:K1K2与门与门显示电路K3K4与门与抢答保持电 路抢状态答门反馈信号停止信号倒计时电译码输出开始路四人抢答器框图系统复位后,反馈信号为高电平,使 K1,K2,K3,K4 输入有效,当抢答开始后,在第一个人按键后,保持电路输出低电平,同时送显示电路,让其保存按键的台号并输出,并反馈给抢答台,使所有抢答台输入无效,计时电路停止。当有人在规定时间无人抢答时,倒计时电路输出超时信号。当主持人开始未说完时,有人抢先按键时将显示犯规信号。3三、各功能模块的语言源文件:***@ 文件:t20(stop,start,reset,CLK,q,yellow,green,red);input stop,start,reset,CLK;//定义四个输入,开始、停止、复位、时钟output[7:0]q; //定义输出output yellow,green,red;wire yellow,green,red;wire [7:0]q;//定义内部连线integer tmp1,tmp2,CA;always@(posedge CLK)begin//时序过程if(reset)begin tmp1=0;tmp2=2;CA=0;endelse if(stop==0)beginif(start)beginif(tmp1==0)beginif(tmp2==0)begin CA=1;endelse begin tmp2=tmp2-1;tmp1=9;endendelse begin tmp1=tmp1-1;endendendend4assign yellow=CA;assign q[7:4]=tmp2;assi