文档介绍：南开大学顽士研究健毕业┙论支姓年级专业研究方向论文题目完成日期师二零零三级大规模集成电路设计应用于时钟发生器的通用锁相环硬二零零六年五月名导田文博微电子学与固体电子学核设计宋树贵副教授
彳位论文作者签名:茉戎鞅指导教师签名。陵枷哼间:多⋯~⋯⋯⋯⋯⋯⋯。~⋯⋯⋯⋯~⋯⋯⋯一.⋯⋯⋯⋯⋯⋯⋯~;皮。岁秒■——————————————一——————————————————————’经指导教师同意,本学位论文属于保密,在年解密后适用解密时本授权书。年月日各密级的最长保密年限及书写格式规定如下:;内部最长辏缮儆年孛堋最长年,可少于年机密年畛辏缮儆
学位论文作者二名:\钾知谤原创性声明≯矽多年歹廊,是本人在导师指导下,进注明引用的内容外,本学位研究工作做出贡献的其他个。本学位论文原创性声明的、已公开发表或者没有公开
要摘口是指集成电路设计中所采用具有独立知识产权的可重用的功能模块,集成电路设计中利用试纯梢运醵滔嘤Φ纳杓浦芷冢币部梢蕴岣咭淮瘟髌成功的几率。尤其是在要求实现片上系统的场合,充分利用丝梢允瓜低臣芯片的功能更为强大。在高性能数字系统中,锁相环被广泛用于产生高精度的片上时钟。但是随着低抖动、低噪声、高速度和宽调节范围的要求不断提高,使得锁相环的设计越来越困难。而且在当今的大规模数字系统中,工作状态的转换会产生严重的电源噪声和衬底噪声,这种噪声会对锁相环中的敏感模块乇鹗荲扰。本文从锁相环的基本原理出发,阐述了锁相环的基本组成,线性模型和噪声性能,分析了各种噪声源对锁相环输出的影响,并详细推导出理想二阶电荷泵中肷斐傻腜抖动的数学表达式。另外,本文在分析锁相环抖动成因的基础上,提出了一种时域抖动的仿真方法,用于确定锁相环的输出短期抖动和锁定检测容限。本设计采用标准工艺,完成了一个乃嗷硬说南低成杓坪偷缏飞杓疲慕鑫。在锌淼鹘诜段У前提下,同时使其具有线性的压控增益和非常低的电源灵敏度,、,T各种工艺角、温度以及供电电压条件下的仿真结果表明,在输入大于等于时,可以稳定输出的时钟频率。在有缭丛肷奶跫拢亩唐诙抖宸逯敌∮ḿ觳馊菹尬.。关键词:锁相环时钟发生抖动仿真摘要一
址曲一甋琧琣./,..,甇瑃篜甌
摘要⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..⋯⋯⋯目录⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯...第一章绪论..⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.第二章锁相环基本理论⋯⋯⋯⋯...⋯⋯⋯⋯⋯⋯..第三章锁相环的相位噪声与时域抖动⋯⋯⋯⋯⋯⋯⋯.录恕第二节锁相技术发展历史⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.第三节论文研究内容和结构⋯:⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.第一节简单退嗷贰第二节电荷泵锁相环⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.第一节相位噪声⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..第二节时域抖动⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯...⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.................................................Ⅱ
第四章系统要求与环路参数的确定⋯⋯⋯⋯⋯⋯⋯⋯路设计.:⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..第三节抖动的仿真方法⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..第一节系统要求⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..环路参数的确定⋯电荷泵电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯环路滤波器⋯⋯⋯⋯⋯⋯..压控振荡器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯电流基准源⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯鉴频鉴相器⋯...⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.分频器⋯⋯⋯.⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯锁定检测电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯环路参数的确定⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..电路设计⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..仿真结果⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..分频器头制灯鱌⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.分频器目录