文档介绍：(全加器)本位进位本位和加法单元iAiBiCi∑i本位操作数低位进位Ci1一个输入为1时,∑i为1,Ci为0;两个输入为1时,∑i为0,Ci为1;三个输入为1时,∑i为1,Ci为1。(1)加法单元逻辑表达式之一∑i=(Ai⊕Bi)⊕Ci1Ci=AiBi+(Ai⊕Bi)Ci1Ai和Bi均为1或Ai和Bi有一个为1且Ci1为1电路实现:Ci∑iAiBiCi–1⊕⊕∑i=(Ai⊕Bi)⊕Ci–1Ci=Ai+Bi+(Ai⊕Bi)Ci–1(2)加法单元逻辑表达式之二∑i=(Ai⊕Bi)⊕Ci–1Ci=AiBi+(Ai⊕Bi)Ci–1Ci∑iAiBiCi–1AiBi⊕⊕电路实现:∑i=(Ai⊕Bi)⊕Ci–1Ci=Ai+Bi+(Ai⊕Bi)Ci–:即用多位全加器一步实现多位数同时相加。∑8A8B8A7B7A2B2A1B1C0∑7∑2∑1缺点:存在进位信号的串行传递,速度慢。:。11111111**********.并行加法器的进位链改进(1)进位信号的基本逻辑关系所以Ci=Gi+PiCi-1本地进位或绝对进位条件进位或传递进位令Gi=AiBiPi=Ai+Bi=Ai+Bi或Pi=Ai+BiCi=AiBi+(Ai⊕Bi)Ci-1Ci=AiBi+(Ai⊕Bi)Ci-1Ci=AiBi+(Ai+Bi)Ci-1或或进位产生函数进位传递函数(进位条件)注意:Gi和Pi只与Ai和Bi有关,与进位无关。(2)串行进位特点:进位信号逐位形成。设n位加法器1)逻辑式C1=G1+P1C0C2=G2+=Gn+-12)结构举例C2G2P2C1G1P1C0GiPiAiBiAiBi(3)并行进位特点:各位进位信号同时形成。设n位加法器1)逻辑式C1=G1+P1C0C2=G2+P2C1=G2+P2G1+=Gn+-1=Gn+PnGn-1+…+PnPn-1…P2P1C0n+1项缺点:高位的进位形成逻辑中输入变量增多,实现困难。2)结构举例AiBiGiPiAiBiG2P2G1P1C0C2C1(4)组内并行、组间并行设16位加法器,4位一组,分为4组:4位4位4位4位第4组第3组第2组第1组C16~C13C12~C9C8~C5C4~C1C0C16C12C8C4分级同时进位