文档介绍：浙江大学
硕士学位论文
基于浮栅MOS器件的数字电路设计研究
姓名:聂莹莹
申请学位级别:硕士
专业:电路与系统
指导教师:杭国强
20060501
摘要为例,介绍了シ⑵鞯挠τ谩6运杓频牡缏肪衂D猓峁砻魉杓关键词:浮栅骞埽劂屑际酰9匾恍藕爬砺郏嗦胍灰肼氲缏罚┟芴卮シ随着集成电路技术的发展,传统的基于单一晶体管功能的硅集成电路,出现了很多,作为一种新型高功能度的单元晶体管,为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。本论文主要对浮栅骷墓ぷ髟怼⑻匦约癝模型等进行了分析,电路功能正确,与以往设计相比,这些电路具有结构简单,延迟较小,完全可以采用标准的双层多晶硅酬工艺参数予以实现等特点。将浮栅骷目劂奂际跤糜谑┟芴卮シ⑵鞯纳杓浦校杓瞥隽擞氪矯骷设计相比结构更简单、功耗更低的施密特触发器,并且进一步提出了外部可控回差的施密特触发器的设计。这种通过改变外部电压值调整回差电压大小的方法比以往的方法更提出了基于浮栅骷腄锁存器以及シ⑵鞯牡缏飞杓疲⒁约拇嫫骱图剖的电路逻辑功能正确,并通过与以往设计的对比可以看出,浮栅骷谑毙虻缏返器,シ⑵困难的、急待解决的问题,而浮栅骞—在此基础上,以开关一信号理论为指导,提出了基本门电路、四值编一译码电路、施密特触发器、嫫饕约癉触发器等电路的开关级设计。利用浮栅骷迪至嘶久诺缏芬约八闹当嘁灰肼氲缏返纳杓疲闹懈隽讼细的设计方法、性能分析,并对所设计的电路进行了模拟,结果表明所设计的为方便实用。设计中具有很大的应用潜力。浙江大学硕士学位论文
、.、Ⅳ瑃.’,、琣.·甌..猚琣—,瓹瑆—:—
第一章绪论研究背景.≌的提出背景但是,随着集成电路技术向超深亚微米技术的发展,电路中的芯片越来越小,而晶问题会影响芯片性能的稳定性和可靠性。另外,在集成电路中连接晶体管的连线随着集成度的提高,其长度大量增加且直角布线的增加更给集成电路的设计与制造提出了许多浮栅鳎巧鲜兰途攀甏跆岢龅囊恢志哂械ジ銎骷δ苄郧俊兄悼刂屏活等特点的新型电子器件‘“。该器件可以采用标准的双层多晶硅工艺制造,在神经网路、模拟电路、二值数字电路和多值逻辑电路的设计中已显现出了良好的应用前景,在过去的几十年里,微电子技术,特鄹是硅集成电路技术取得了非常惊人的进步,其表现之一是使用骷募傻缏分鸾コ晌V髁鳎谋淞思傻缏分饕J褂盟ḿ器件的局面”’!器件具有尺寸小、功耗低等优点,特别是它与数字电路的主流工艺兼容,这对系统级芯片氖迪钟兄匾R庖濉4蠊婺<傻缏罚蠊婺<傻能,就需要更多的器件,就要提高集成度,换言之,就是要减小器件的尺寸。但是现在随着器件尺寸的减小,相当多严重的问题也陆续暴露出来,使得器件在功能及稳定性方面遇到了几个很严重的限制。例如热载流子注入、载流子速度饱和、量子涨落、散热等困难的、急待解决的问题。如越来越多的多级连线,布线,信号延迟,各种寄生干扰等。所有这些限制因素的出现,源于系统功能的实现,都是基于单一晶体管功能,即栅对它的研究日益受到重视‘甜。路,甚大规模集成电路等新技术的出现,给人类社会带来了天翻地覆的变化。体管的数量则越来越多,集成度按摩尔定律持续且稳定地增长。为了实现更多更强的功浙江大学硕士学位论文
.芯肯肿系统尤其是神经网络系统的应用、高速低功耗疉转换器、采用浮栅迪值脱鼓D控制电压高于阈值电压则器件导通,反之则截止这一事实。为了继续保持集成效率不断提高的趋势,并开发现有工艺加工设备的内在潜力,必须在器件和电路的设计概念上有新的突破,通过开发具有更多功能的新器件,同时在大规模逻辑电路的算法和结构方面士和大见忠弘博士两位教授于年提出的一种具有新功能的单元晶体管一浮栅自从年浮栅骞芪适酪岳矗匀毡疚V鳎群笥屑父龉液偷厍难д参与了这一领域的研究工作,并且从近几年所发表的论文来看,参与研究的人员有逐步扩大的趋势㈣”。国外:以日本为主,先后有芬兰、美国等几个国家的研究人员参与浮栅τ玫研究领域。研究内容主要是浮栅奶匦匝芯俊⒙呒缏飞杓品椒ā⒚嫦蛑悄芑缱电路的方法、采用浮栅迪侄嗍淙氩罘衷怂惴糯笃鳌⒍嗍淙肟绲荚怂惴糯笃骱退南大学等。所报道的研究内容主要有:神经元骞艿淖凼觥⒌缱桉詈闲蜕窬璏晶体管的提出、开关共点耦合神经元骞艿奶岢觥⒌脱顾南笙弈D獬朔ㄆ鞯纳杓电路方面,对其在二值数字电路和多值逻辑电路中的应用研究还比较少。就二值数字电创造新的技术,使完成同样的逻辑功能所需的器件减少。例如日本东北大学的柴田直博体管以及关于浮栅骷呒杓品椒ǖ难芯俊“。本文所研究的对象即为浮栅件。限乘法器等等。国内:有论文报道的主要有上海交通大学微电子所、清华大学微电子所、西安理工以及浮栅腟模型研究等等。综上所述,我们可以看到,目前对浮栅骷难芯恐饕<性谏窬绾湍D浙江大学硕士学位论文