文档介绍：2007 年12月25日星期二 13:20 8 位串行输入/ 输出或者并行输出移位寄存器,具有高阻关断状态。三态。特点 8 位串行输入 8 位串行或并行输出存储状态寄存器,三种状态输出寄存器可以直接清除 100MHz 的移位频率输出能力并行输出,总线驱动串行输出;标准中等规模集成电路应用串行到并行的数据转换 Remote control holding register. 描述 595 是告诉的硅结构的 CMOS 器件, 兼容低电压 TTL 电路,遵守 JEDEC 标准。 595 是具有 8 位移位寄存器和一个存储器,三态输出功能。移位寄存器和存储器是分别的时钟。数据在 SCHcp 的上升沿输入,在 STcp 的上升沿进入的存储寄存器中去。如果两个时钟连在一起,则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入( Ds ),和一个串行输出( Q7’), 和一个异步的低电平复位,存储寄存器有一个并行 8 位的,具备三态的总线输出,当使能 OE 时(为低电平),存储寄存器的数据输出到总线。参考数据符号参数条件 TYP 单位 HC HCt tPHL/tPLH 传输延时 SHcp 到 Q7’ STcp 到 Qn MR到 Q7’ CL=15pF Vcc=5V 16 17 14 21 20 19 Ns Ns Ns fmax STcp 到 SHcp 最大时钟速度 100 57 MHz CL 输入电容 Notes 1 pF CPD Power dissipation capacitance per package. Notes2 115 130 pF CPD 决定动态的能耗, PD= CPD × VCC × f1+ ∑(CL × VCC2 × f0) F1 =输入频率, CL =输出电容 f0 =输出频率( MHz ) Vcc= 电源电压引脚说明符号引脚描述 Q0… Q7 15,1,7 并行数据输出 GND 8地 Q7’9 串行数据输出 MR 10 主复位(低电平) SHCP 11 移位寄存器时钟输入 STCP 12 存储寄存器时钟输入 OE 13 输出有效(低电平) DS 14 串行数据输入 VCC 16电源功能表输入输出功能 SHCP STCP OE MR DS Q7’ Qn ××L↓×L NC MR 为低电平时紧紧影响移位寄存器×↑LL×LL 空移位寄存器到输出寄存器××HL×LZ 清空移位寄存器,并行输出为高阻状态↑×LHH Q6’ NC 逻辑高电平移入移位寄存器状态 0 ,包含所有的移位寄存器状态移入,例如,以前的状态 6 (内部 Q6”)出现在串行输出位。×↑LH× NC Qn’移位寄存器的内容到达保持寄存器并从并口输出↑↑LH× Q6’ Qn’移位寄存器内容移入,先前的移位寄存器的内容到达保持寄存器并输出。 H =高电平状态 L =低电平状态↑=上升沿↓=下降沿 Z =高阻 NC =无变化× =无效当 MR 为高电平, OE 为低电平时,数据在 SHCP 上升沿进入移位寄存器, 在 STCP 上升沿输出到并行端口。/*************************************************************** ************************/ 给个 74HC595 的"