文档介绍：浙江大学城市学院实验报告课程名称数字逻辑设计实验实验项目名称实验九触发器及其应用实验项目名称实验十移位寄存器及其应用学生姓名专业班级学号实验成绩指导老师(签名)日期一、实验目的掌握基本RS、JK、T和D触发器的逻辑功能。掌握集成触发器的功能和使用方法。掌握四位双向移位寄存器的逻辑功能与使用方法。二、(1)设计原理图(工程用学号命名)(2)手动设置数据端的信号。模拟验证。(3)填表11→01010→1101→01010→110100112、测试JK触发器74LS112的逻辑功能(1)测试图:编译并仿真。(供参考)根据JK触发器功能表,以及波形文件输出结果,将各时钟周期的功能填入表中:(供参考)JKQnQn+1功能0000保持00110100置001101001置110111101翻转1110填表:时钟12345功能置1清0置1置1置0时钟678910功能置0保持保持翻转翻转3、测试双D触发器74LS74的逻辑功能(1)测试D触发器的电路图(2)波形仿真(3)根据仿真结果,将D触发器的逻辑功能填入表中。DCLK=0=100变1001变00110变1111变0014、测试74LS194的逻辑功能(1)逻辑电路测试图:功能表(供参考)CLRNCLKS1S0功能QAQBQCQD0﹡﹡﹡置零00001↑11送数ABCD1↑01右移SRSIQAQBQC1↑10左移QBQCQDSLSI1↑00保持QAQBQCQD(2)仿真功能测试(供参考)(3)根据波形图,将有关功能发生的时钟周期填入表中,同时记录该功能最后输出的数据。功能置零送数右移左移保持时钟123,4,56,7,89,10,11QAQBQC