文档介绍：上海交通大学
博士学位论文
深亚微米集成电路的互连建模与时序优化
姓名:尹国丽
申请学位级别:博士
专业:电路与系统
指导教师:林争辉
20061101
深亚微米集成电路的互连建模与时序优化摘要对于酥粮凸ひ账降纳钛俏⒚准傻缏罚チ叱闪司龆电路性能的关键因素。所以本文主要研究深亚微米工艺芯片内互连线的建模、延迟计算及时序优化技术。本文的研究内容主要分成四个部分。第一部分描述了以互连为核心的设计流程。第二部分先是总结介绍了近几年前人在线电阻和线电容几何建模上的最新成果,分析了电容结构模型中垂直耦合及水平耦合的不同程度,总结了判断电感重要的判别条件,然后研究互连线的分类并对每一种类型互连线建模、计算延迟及输出响应。第三部分分析了线间的串扰,并介绍了串扰分析的流程及消除方法和具体电路。第四部分研究了插入缓冲器技由于互连线越来越重要的地位,传统的、以逻辑为中心的设计流程已经难以满足现代设计的要求,本文介绍了一种等人提出的以互连为核心的新设计流程。该流程包括互连规划、互连综合及互连布局三个主要阶段,而互连规划和优化阶段尤其重要。芯片内的互连线大体分成局部互连、半全局互连及全局互连三大类。本文给出了一般深亚微米工艺下这三种类型互连线的典型特征,包括线宽、全局互连均可以用集总电路来表示。当信号翻转时间比较快时半全局互连可以建模成分布式互连。而对于全局互连的建模,需要先判断线电感是否重要。一股而言,线电感对延迟影响相对较小,但是对信号波形及信号的可靠性有着非常明显的影响。在延迟计算过程中,给出了计算有效电容的详细步骤,提出了比较精确的计算门负载延迟的方法及两种互连延迟计算模型。还对驱动器及真还发现阶跃输入信号时的延迟与上升斜坡输入时的延迟相差为了加快信号在互连网络中的传播,可以采用缓冲器插入技术来优化时序。本文对缓冲器插入技术的研究分成两个方向。一方面提出了一种基于路径的缓冲器插入及缓冲器尺寸调整的同步算法用于半全局互连的延迟优化。该算法利用了多类型缓冲器库,不仅适用于单源端、多漏端类型布线树,也可以对多源端多漏端类型的布线树时序优化。另一方面研究长互连线的均匀分段技术。通过一系列的计算和推导导出缓冲器的最佳尺寸、插入的最佳缓冲器数量及互连小段的最佳长度公式。实验发现该技术相比前人技术在面积及功率消耗方面更优。另外,由于纳米技术时相邻导线之间的耦合电容占据了总电容高达%的比例,所以布线工具还需要考虑连线之间的串扰噪声问题。在第五章介术。线厚、线间距、绝缘层的厚度及介电常数等。典型情况下,局部互连及半接收器门电路建模,并通过仿真确定了、、及工艺中门电路等价模型中的参数值。此外,通过电路的仿
绍了计算电压噪声的模型及分析耦合的办法,总结了几种分析串扰的流程,还介绍了降低噪声的有效措施及检测电路。关键词:互连建模,局部互连,半全局互连,全局互连,互连延迟,缓冲器插入,导线均匀分段
.,.—畐瓸,鷖甌猰,簍琺...弱瑂甮甿琲瑃,.,琣;.,.—瑂甦,琤,
.,篒瑂琯畉畇,%
符号说明互连电阻,等于凡,力缸‰单位长度互连的边缘电容同一层上单位长度互连线与线之间的耦合电容值驱动器的输出电阻负载电容单位长度互连的电阻单位长度互连的电容单位长度互连的电感互连电容,等于驱动器的同有延迟最小尺寸驱动器的寄生电容值最小尺寸驱动器的输入电容值缓冲器的同有延迟最小尺寸缓冲器的输山电阻最小尺寸缓冲器的寄生电容值最小尺寸缓冲器的输入电容值缓冲器的输出电阻缓冲器的寄生电容值缓冲器的输入电容值浇岬鉽的布线以结点8岬愕牟枷咦邮树瓦的总电容结点“到结点穆肪缓冲器的最小及最大尺寸波长信号的上升时间信号的下降时间氧化物的介电常数氧化物ǔV窼的厚度氧化物的电容率材料的电阻率巩互连线的长度互连线的宽度互连线的线间距互连线的厚度单位长度互连的面积电容驱动器的寄生电容互连电感,等于工,驱动器的尺寸最小尺寸驱动器的输出电阻缓冲器的尺寸结点母附岬岛的线长、电阻、电容结点Σ迦氲幕撼迤申请上海交通大学博上学位论文工。工知岛“。甤品咖,鰔九啦岫
鼠和贾浔砻嫔系耐夥ㄏ撸材料的表面电阻介质的磁导率晶体管的宽度晶体管的长度域域内的势分布边界#琣Ⅱ.边界上势的法向导数域的介电系数申请上海交通大学博士学位论文符号说明“芦口
图ザ说缛軨一随着导电层级别升高的大致变化⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。插图清单图曰チ:“⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图枷咔傲礁隹赡艿幕芈返枷吣汀⒍”⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯:⋯图缱痯孀殴ひ盏谋浠魇啤图缛/随着工艺的变化趋势⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图疚亩郧鞯