文档介绍：实验一DE2的顶层默认程序这个实验为用户提供连接分配和顶层Verilog模块,这个模块也是这本手册所有其他实验的基础性模块。这个实验产生的编程文件是DE2开发板在出货时作为默认载入开发板的编程文件。本实验将介绍如何编译工程并把生成的编程文件下载到DE2开发板中。启动开发板将USB线和电源连接到DE2板上。按下电源开关,这时电源指示灯会被点亮。你将看到以下现象:所有的LED灯都闪烁。所有七段数码管从0到F循环显示。液晶屏显示“etotheAlteraDE2Board”。在VGA显示器上显示欢迎信息。将开关SW17置OFF,从LINEOUT插座输出1khz正弦波的声音;将开关SW17置ON并将一个MP3播放器的输出接到DE2板的LINE—IN端口,可从耳机里听到MP3播放的音乐。若将麦克风接到DE2板的MIC端口上,这样用户的声音可与MP3播放器混合。CycloneII中的顶层verilog模块这部分将介绍一个QuartusII工程中所需要的所有组件。它将让你了解如何使用QuartusII将代码转换成数据流下载的整个设计流程。按照以下步骤进行:打开QuartusII软件。点击File→OpenProject,。:\。在“ProjectNavigator”工程导航区可查看该工程的层次、包含的所有文件、设计单元等信息。其中“File”下列出了整个工程包含的所有文件。,可以看到文件的内容和I/O口的声明。在对每个引脚声明时加上了详细的注释,以便用户更好的明白每个引脚的功能。。编译设计使用Processing→pilation菜单或者单击快捷工具条中的工具按钮运行编译器。编译过程分多个步骤完成,编译过程中各步骤的进程在“Status”状态区显示。若编译过程中没有错误出现,会弹出一个编译成功的提示框。编译过程中出现的提示信息会在“Messages”信息区出现。若编译过程中有错误出现,编译会自动终止,并在“Messages”信息区显示错误信息,每一个错误都有单独的一个错误信息提示。双击消息框中的错误信息提示,QuartusII会自动定位错误的位置。编译结束后,pilationReport窗口。该报告显示设计所用的逻辑单元及引脚等信息。可以通过窗口左侧的层次结构查看各部分的详细报告。。(可返回工程存放目录进行查看)——所有顶层引脚的说明下载数据流(编程与配置FPGA)DE2板上内嵌了USBBlaster下载组件,可以通过一条USB连接线将DE2板与电脑相连,通过两种模式配置FPGA,不同的配置模式选择不同的配置文件。一种是JTAG模式,,但掉电后,FPGA中的配置内容会丢失,再次上电需要用电脑对FPGA重新配置;另一种模式是AS模式,,平台上电后,EPCS16自动配置FPGA。通过DE2板上的SW19()选择配置模式,SW19置于RUN位置,即选择JTAG模式配置;SW19置于PROG位置,则选择AS模式对EPCS16进行编程。:在电源关闭的情况下,将SW19置于RUN。打开DE2的电源。在QuartusII中用Tools→,此时默认配置方式为JTAG模式。若显示没有硬件,则单击HardwareSetup…按钮,打开硬件设置窗口,。双击USBBlaster,然后单击Close按钮,完成硬件设置。。如果没有,则单击AddFile…按钮,添加该文件,。这个文件是编译器产生的数据文件,包含了FPGA的配置数据。确认Device项列出的是EP2C35F672,选中Program/Configure选项。单击Start按钮,开始编程,编程结束后,将看到开机所出现的现象。如果QuartusII提示错误,则检查电源及连接电缆。:用Assignments→Settings…→Device菜单打开配置窗口来配置器件,。单击“DeviceandPinOptions…”按钮,打开器件及引脚选项窗口,切换到Configuration页,在Configurationdevic