文档介绍：砌甧AcademyTSVElectronicsChineseASubmittedChineseAcademypartialfulfillmenttherequirementFortheand畇Electronics,
删㈣㈣1I日期:靏、刃日期:、研究成果声明关于学位论文使用权的说明进行的研究工作获得的研究成果。尽我所知,文中除特别标注和致谢的地方外,学位论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得中国科学院电子学研究所或其它教育机构的学位或特此申明。文的原件与复印件;②电子所可以采用影印、缩印或其他复制手段复制并保存学位论文;⑧电子所可允许学位论文被查阅或借阅;④电子本人郑重声明:所提交的学位论文是我本人在指导教师的指导下证书所使用过的材料。与我一同工作的合作者对此研究工作所做的任何贡献均已在学位论文中作了明确的说明并表示了谢意。本人完全了解中国科学院电子学研究所有关保留、使用学位论文的规定,其中包括:①电子所有权保管、并向有关部门送交学位论所可以学术交流为目的,复制赠送和交换学位论文;⑤电子所可以公布学位论文的全部或部分内容C苎宦畚脑诮饷芎笞袷卮斯娑。签名:
摘要随着工艺的不断发展,集成电路规模亦同步增长,传统二维芯片电路结构导致的诸多弊端逐渐凸现,包括:せチ叩难邮保时钟同步困难;缭赐绲牡缪菇Drop)结构来突破传统二维芯片在容量、速度和功耗等方面的发展“瓶颈”。三维集成技术以现有工艺为基础,采用穿透硅通孔ViaTSV)TSVTSV本文基于准静态场分布假设,建立了单圆柱型⑺仓蚑的电参数的解析模型。并通过场分析工具研究了结构尺寸及加载信号频率对以上两种TSVTSVTSVTSVSU8KAir-gap#隽艘恢滞骋坏耐嵝蚑的参数解析表达式,。TSV上两种典型缺陷建立了毕菽P停芯苛瞬啾诘缱杓巴沟愕缱栌隩尺寸TSV种可同时检测以上两种缺陷的自测试及冗余修复电路。最后分析了采用检测和修复方法对三维芯片的互连延时、成品率及面积开销的影响。关键词:TSVSilicon
performancethusperformanceLe(Microelectronicswires(2)clockmajorQuasiStaticproblems(3)IRandSolid-,disadvantagesthetraditional2-DbeginemergeincludingdelayinducedsynchronizationgridConsequently,itachievesubmicron3-Dkeymayaddress瓸throughsiliconestablishconnectionsbetweenchipswhichstacked琾practicalpotentialfor。GigascalechipsAspropagationwiresTSVhasinfluencelnecessitatingintensifiedstudycharacteristicsTSVbuiltestablishes.—.,。on---8狵air-gapcoaxialdevelopstructurepowercurrentpereraserveareuseauncover
,—畉bandwidthperleast甎狵air-gaptechnology,ittimesInsulator-shortmicrobumpopentwodefectspaperfailuremodelthese琩influenceoxidemicrobumpandbaseddetectionvoltageAlsoweproposeself-testself-repaircircuit瓼··algorithmdelay,yieldoverallutilization3-Dchips.:—,珹,琒,
.⒄估酚胂肿础12613614615