文档介绍：在程序的执行过程中, Cache与主存的地址映射是由（1）完成的。
（1) B。程序员调度ﻩﻩC。硬件自动ﻩ D。用户软件
【答案】C
【解析】
ﻩｃachｅ是高速缓冲存储器，作为CPＵ与主存之间的高速缓冲，有存储容量小，成本大,速度快的特点,。
某四级指令流水线分别完成取指、取数、运算、 8ｎs、9ns、4ｎs、8ｎs，则该流水线的操作周期应至少为(2）ns.
（2）Ａ。4 ﻩﻩﻩ Ｂ。８ ﻩ ﻩﻩC。9 ﻩ
【答案】C
【解析】
内存按字节编址。若用存储容量为 32Kx8bit 的存储器芯片构成地址从A0００0Ｈ到DFFFFH的内存,则至少需要（３)片芯片.
（3) Ｃ．１６ ﻩ ﻩD。32
【答案】B
【解析】
ﻩ存储区域空间为:DＦFFF—A00００＋１=40000H。
计算机系统的主存主要是由（4）构成的.
（4）A。ＤＲAM C．Caｃheﻩ ﻩ D．EEPＲＯM
【答案】A
【解析】
ﻩDRAM动态随机存取存储器，最为常见的系统内存。为了保持数据，DRAＭ必须周期性刷新。
计算机运行过程中,CPＵ 需要与外设进行数据交换。采用（５)控制技术时，CPＵ与外设可并行工作。
(5） ﻩﻩB。中断方式和 DMA 方式
ﻩ C。程序查询方式和 DMＡ 方式 ﻩＤ。程序查询方式、中断方式和 DMA 方式
【答案】B
【解析】
ﻩ程序查询方式是按顺序执行的方式，由ＣPＵ全程控制。因此不能实现外设与CPU的并行工作。中断方式,在外设做好数据传送之前，，CＰＵ响应才会控制其数据传输过程，，在获得ＣPＵ的总线控制权之后，由ＤMＡＣ代替CPU控制数据传输过程.
李某购买了一张有注册商标的应用软件光盘,则李某享有(6）.
（6) A．注册商标专用权 ﻩ
ﻩ D．该软件的所有权
【答案】Ｂ
【解析】
购买光盘,只拥有光盘的所有权.
某软件项目的活动图如下图所示，其中顶点表示项目里程碑，连接顶点的边表示包含的活动,边上的数字表示活动的持续时间(天）。完成该项目的最少时间为（７)。由于某种原因，现在需要同一个开发人员完成BＣ和BD,到完成该项目如最少时闻为（8）天。
ﻩ(7） B。18 Ｃ。2０ﻩﻩﻩﻩＤ。21
(8） ﻩﻩﻩ Ｂ。18ﻩ ﻩ 。21
【答案】B C
【解析】
ﻩ关键路径：最长的一段(AＢCＥFＪ==AＢＤGFJ=１8天），BD、BF只能由同一个人来完成，因此最快的方式为,先完成BD再去完成BC（因此相当于此时,关键路径ABCEＦJ上推迟了２天完成,因此此时项目完成的最少时间为2０天）.
以下关于程序设计语言的叙述中，错误的是(9）.
(9) A。脚本语言中不使用变量和函数
【答案】Ａ
【解析】
QＱ：4144９３855获取２0０９年到２０17年的全部试题也答案详解
在基于Ｗeb的电子商务应用中，访问存储于数据库中的业务对象的常用方式之一是(１0）。
(10)A．ＪDBＣ ﻩ B．ＸＭLﻩﻩ C。ＣGIﻩﻩ D．ＣOM
【答案】A
【解析】
ﻩ数据库连接(JDBＣ)由一组用 Javａ 编程语言编写的类和接口组成,它提供了一个标准的 ＡＰＩ。
下图所示的调制方式是（1１），若数据速率为１kb／s ，则载波速率为(１2）Hz.
(１1)A。DＰＳKﻩﻩ ﻩB。BPSＫﻩﻩ
（12）A。100０ﻩﻩ C．４0０0ﻩ Ｄ。8０00
【答案】A B
【解析】
ﻩ根据图形可知是以载波的相对初始相位变化来实现数据的传送，并且初始相位与前一码元的发生18０度变化为二进制0,（差分相移键控）.对应的码元速率和二进制数据速率相同,而载波速率为其两倍。
E1载波的子信道速率为（13）kb/s。
ﻩ（13)A。8 ﻩ ﻩﻩＢ。１6 ﻩﻩﻩC。32ﻩﻩ D．６4
【答案】D
【解析】