计算机组成原理×位存储器课程设计报告.doc

文档介绍：计算机组成原理５12×16位存储器课程设计报告
目 录
第一章 课设任务概述ﻩ1

课设任务 1
第二章 课设内容 ２
２。1画指令流程图ﻩ2

２。３设计运算器 6
2。4认识计算机硬件系统ﻩ9
第三章 个人总结 10
3。1 主要结论 10
3．２ 对课设的认识 10
参考文献 1１
第一章 课设任务概述
1．1课设目的
通过课设，掌握计算机系统软硬件维护的方法,并能利用所学知识,完成课设内容.
1。2 课设任务
参考给出的或者课本上的计算机的硬件(应有中断功能)组成,写出给定的指令格式的指令的执行流程；
设计存储器。按要求拓展存储器，并画出其各个引脚与CＰU的连线。要求用1２８K×１6位的SRAM芯片设计512K×16位的存储器，SRAM芯片有两个控制端：当 CＳ 有效时该片选中。当Ｗ／R=1时执行读操作，当Ｗ/R=0时执行写操作。用６4Ｋ×1６位的EPＲＯM芯片组成128K×1６位的只读存储器。
设计计算机运算器（包括逻辑框图与指令系统,以及各指令的微程序流程图）
了解计算机的硬件系统。就计算机的某些硬件组成部分,说明对其认识。
简单的类ＭIPS多周期流水线处理器的实现实验。
第二章 课设内容

１。参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程;
（1)完成“异或”运算
“异或” 指令的指令格式
操作码 DR　　 　 SR
启动
PC->AR->ABUS
DBUS->DR->IR
PC+1->PC
译码或测试
IR->AR->ABUS
DBUS->DR->ALU
DBUS->SR->ALU
ALU->AC
DBUS->DR
2．把一个内存单元中的内容读到所选择的一个累加器中。
操作码 　DR　 　SＲ
启动
PC->AR->ABUS
DBUS->DR->IR
PC+1->PC
译码或测试
IR->AR->ABUS
DBUS->SR->DR
（存数)指令执行流程,其指令格式如下：
助记符 　 　 机器指令码　 　　　 说明
③STA 　 aｄdr 　0０1０ 　０00０ 　　×××× 　 R0à　［adｄｒ］
启动
PC->AR->ABUS
DBUS->DR->IR
PC+1->PC
译码或测试
IR->AR->ABUS
R0->DR
DR->DBUS

要求用12８K×16位的SRAＭ芯片设计５12Ｋ×1６位的存储器,SＲAＭ芯片有两个控制端：当　CS 有效时该片选中。当W/R=１时执行读操作,当W/R=0时执行写操作。用64K×16位的EPROM芯片组成128K×１６位的只读存储器。试问：。
数据寄存器多少位？
地址寄存器多少位?
共需多少片EＰＲOM？
画出此存储器组成框图。
<１>数据寄存器需要1６位;
〈2＞地址寄存器需要20位，其中只读存储器需要地址线1６位其中有一位为１：2译码器；SRAM组成的5１2K＊１6的存储器需要１9位地址线，且与只读存储器共用A０~A１5这1６根地址线,其中Ａ1８,A19两根组成２:4译码器。
<3>共需要EPＲOＭ2片.
各个芯片与CPU 的连线如下：
1
2
3
0
1
CS
W/R
CS
W/R
A19
A18

A17
C
A16
P
A15
…
A0
U
W/R
D0
…
D15
CS
128K*16
SRAM
W/R
CS
128K*16
SRAM
W/R
CS
128K*16
SRAM
W/R
CS
128K*16 SRAM
W/R
2：4译码器
1:2译码器
ﻩ0
3