文档介绍：编号：
时间：2021年x月x日
书山有路勤为径，学海无涯苦作舟
页码：第页共10页
: .
《电子产品设计》
设计报告
设计时间： 2010-11-2
班级：
姓名：
报告页数：

广东工业大学课程设计报告
设计题目数字电子钟逻辑电路设计
学院
专业
班级
学号姓名
成绩评定_______
教师签名_______
打印采用A4纸
一、设计任务与要求
二、设计方案及比较（设计可行性分析）
三、系统设计总体思路
四、系统原理框图及工作原理分析
五、系统电路设计及参数计算，主要元器件介绍及选择以及数据指标的测量
六、画出电路原理图及PCB图
七、产品制作及调试
八、实验结果和数据处理
九、结论（设计分析）
十、问题与讨论
数字电子钟逻辑电路设计
一、实验目的：
1、掌握数字钟的设计方法；
2、熟悉集成电路的使用方法。
二、设计任务和要求：
1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；
2、用中小规模集成电路组成电子钟；
3、画出框图和逻辑电路图，写出设计报告；
4、选做：①闹钟系统。②整点报时。③日历系统。
三、方案选择和论证：
1．分秒功能的实现：用两片74290组成60进制递增计数器
：用两片74290组成24进制递增计数器
3．定点报时：当分秒同时出现为0时，灯亮。
：月跟日分别用2片74192实现，月份就接成12进制，日则接成31进制，星期由1片74192组成7进制，从星期一至星期天。
四、方案的设计：
1、可调时钟模块：
秒、分、时分别为60、60和24进制计数器。用两片74LS290做一个二十四进制, 输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。其电路图如下：
同理利用两片74290组成的六十进制计数器，如下图所示
 
将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样就可以组成最基本的电路。
：
例如说时的校准，开关1上端接1HZ脉冲，下端接分的进位。当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时功能。其电路如总电路图所示
：
分别用2个或非门接到分和秒的各输出个节点处，再用一个与非门与报时灯链接，当