文档介绍：ASIC 芯片设计开发 ASIC 芯片生产?集成电路设计与制造全过程中的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求?物理域结构域行为域?系统级芯片/板级处理器/存储器系统规范?算法级模块控制器算法? RTL 级宏单元 ALU 寄存器传输?逻辑级标准单元门电路布尔等式?电路级晶体管版图晶体管晶体管函数? ASIC 项目的主要步骤包括: ?预研阶段; ?顶层设计阶段; ?模块级设计阶段; ?模块实现阶段; ?子系统仿真阶段; ?系统仿真,综合和版图设计前门级仿真阶段; ?后端版面设计阶段; ?测试向量准备阶段; ?后端仿真阶段; ?生产签字; ?硅片测试阶段。?结构及电学特性编码 ? HDL 中的 RTL 编码 ?为包含存储单元的设计插入 DFT memory BIST ?为了验证设计功能,进行详尽的动态仿真?实际环境设置,包括将使用的工艺库及其他环境属性?使用 piler 工具对具有扫描插入的设计进行约束和综合设计?使用 piler 的内建静态时序分析机进行模块级静态时序分析?设计的形式验证,使用 Formality 将 TRL 和综合后的网表进行对比?使用 PrimeTime 进行整个设计布图前的静态时序分析?对布图工具进行时序约束的前标注? 11) 具有时序驱动单元布局,时钟树插入和全局布线的初始布局划分?将时钟树转换到驻留在 piler 中原始设计(网表) ?在 piler 中进行设计的布局优化?使用 Formality 在综合网表和时钟树插入的网表之间进行形式验证?在全局布线后( 11 步)从版图提取估计的延时?从全局布线得到的估计时间数据反标注到 PrimeTime ?使用在全局布线后提取的估计延时数据在 PrimeTime 在中进行静态时序分析