文档介绍：版图设计实验报告
课程名称：集成电路版图设计
姓名：
学号；
专业；电子科学与技术
教师；老师
目录
(-)实验目的 3
(-)实验步骤 4
,搭建环境
,运用 ic6151
,作图
, Run DRC
5,画原理图
, Run LVS
（三）实验总结
（一）实验目的
1、熟悉Linux系统基本命令并学会使用;
2、掌握使用Cadence Virtuoso版图编辑软件进行模拟IC 版图布局设计；
3、Cadence-Virtuoso Layout Editor 是一一种基于Linux系统的EDA工具；
（1）熟练使手快捷键；
R;画矩形，ESC；取消任务， delete；除
去、
U；撤销， shift + f;变繁体 k；测距离
C；复制， S；改变形状 P；双沟道
L创建标识等等；
（2）画线和贴片;
横 A2
纵——A1 Ml-M2
4、学会用Cadence搭建网表即如何构建电路，并对电路图进行检查和验证；
5、为了从电路图提取网表，用于后续layout的LVS检查验证做准备；
6、学****对电路模块的认识。
（二）实验步骤
1、搭建环境
熟练运用 Cadence-Virtuoso Layout Editor
建立一个1240720222的工程与老师一起画电流镜，还有差分电路。
New Library
Library Technology File
Edit View Terminal Tabs Help
220IC4 cd /home/dk0222/CSMC_05DPTM
：220IC4 CSMC_05DPTM]$ virtuoso &
7859
!******@IC4 CSMJO5DPTM” 口
3、画出
拿到画的图的原型，创立了自己的project,以text命名文件名,分析发下来的电路图，找到差分电路和电流镜，
并且在头脑里构思版图的构造设计，怎么样才能更加的合适，线与线之间、、-。
还有规划背栅的大小等等。
fit
0a 、・、'、・、 Lk«1xv»xN
期善,»«■
4、 Run DRC
出现的错误比较多
一，线与线之间的距离还有部分没有注意，特别是线与焊盘
之间的距离特别容易出错，并且没有注意到栅极层与其焊盘之间的距离容易出错
二，还有开始规划出来的背栅太小，后期加***烦
三，各个板块之间的距离也非常重要
四，画的线之间不规则，有大有小，并不是符合规则，没有
符合横A2纵A1的规则，还有线与线之间没有缝合或着缝合太过了，也是不对的
Vinuoso* Layoin Suite L Editing: project text layout
ndow As sura Optimize
Help
Calibre
Run DFM
Run LVS
dX> dY:-
Run PEX
...
Run DRC
B ?
0 Sel(N):0 Sel(l)：0
：Classic

Start RVE
5、画原理图