文档介绍：帧同步器设计 1/ 12 数字逻辑与处理器基础实验帧同步器设计实验报告姓名: 熊志伟学号: 2012011250 班级: 无21 组号: S2 帧同步器设计 2/ 12 目录实验九:帧同步器设计...................................................................................................................3 一、实验目的...........................................................................................................................3 二、实验内容...........................................................................................................................3 (一) 设计方案.......................................................................................................................3 (二) 关键代码.......................................................................................................................5 (三) 仿真波形.......................................................................................................................7 (四) 综合情况.......................................................................................................................9 1. 系统电路图...............................................................................................................9 2. 综合后面积与速度的关系.....................................................................................11 3. 硬件调试情况.........................................................................................................12 三、实验总结.........................................................................................................................12 帧同步器设计 3/ 12 实验九:帧同步器设计一、实验目的?掌握帧同步器的工作原理和设计方法; ?掌握状态机的设计与实现方法。二、实验内容(一) 设计方案帧同步是一个较为复杂的控制过程,可以用有限状态机(FSM)来进行处理。总的来说, 帧同步状态机包括以下四个状态:失步态、预同步态、同步态和保持态。帧同步状态机的保持态,是为了克服误码对同步的破坏;帧同步状态机的预同步态,是为了防止伪同步。详细状态机设计如图1所示。在同步态、保持态,帧同步器不输出“10011011”帧同步码,输出帧信息Payload序列,时序参考图3;失步态、预同步态,帧同步器不输出“10011011”帧同步码和帧信息Payload序列,即无数据输出。表1数据帧结构 0 1 2 3 4 5 6 7 8 … 255 0 1 2 3 4 5 6 7 8 … 255 1 0 0 1 1 0 1 1 X … X 1 0 0 1 1 0 1 1 X … X 失步态预同步态同步态保持态丢失一次发现一次连续发现 2 次丢失一次发现一次连续丢失 3 次图1帧同步状态机设计帧同步状态机主要是为了克服通信中可能出现的各种意外情况,包括信号丢失、信道误码等造成的通信中断,尽量维护正常的通信的进行。当系统启动后,同步