文档介绍：期末测试?考试时间: 12 月 11日?考核方式: –考试(60%) –平时表现(10% ,报告,实验考勤) –实验验收(30%) ?主要学****内容–基础知识:可编程逻辑器件、语言,概念, 基本语法–电路设计:组合、时序、状态机–实验:开发步骤期末测试?题型: ?填空题(概念和基本知识): 22 分?判断题(概念和基本知识): 6* 2=12 分?概念简答: 4* 5=20 分?设计题: 46 分–组合逻辑电路: 1* 10 = 10 分–时序逻辑电路: 1* 15 = 15 分–状态机及时序逻辑: 1* 15 = 21 分一、基础知识?硬件描述语言基本概念?可编程逻辑器件基本概念?编程基础: –结构–语法–常用语句–数据类型 HDL 语言基本概念?1、 HDL(Hardware Description Language): –硬件设计者与 EDA(Electronic Design Automation) (电子设计自动化)工具之间的界面。–设计者使用 HDL 来描述自己的设计方案(或设计要求、设计意图),并把这个描述告诉 EDA 工具。–最后在 EDA 工具的帮助下进行详细设计和验证。 HDL 语言基本概念?2、 HDL 语言类型– VHDL : VHSIC Hardware Description Language ? VHSIC : Very High Speed Integrated Circuits – Verilog HDL :在 C基础上发展起来; – AHDL : Altera 发明的 HDL ; – systemC 和 Handle-C ,它们相应的开发系统为: CoCentric System Stadio 和 Celoxica DK1 ; – SystemVerilog HDL 语言基本概念?3、 HDL 开发流程设计输入设计输入功能仿真功能仿真逻辑综合逻辑综合布局布线布局布线时序仿真时序仿真编程下载编程下载原理图方式原理图方式文本方式文本方式可编程逻辑器件基本概念?1、发展历程–早期: PROM 、 EPROM 、 EEPROM 。–可编程逻辑器件( PLD ),它能够完成各种数字逻辑功能,代表产品: PAL (可编程阵列逻辑)和 GAL (通用阵列逻辑)。?过于简单的结构也使它们只能实现规模较小的电路。– 1980 年代中期。 Altera 和 Xilinx 分别推出了类似于 PAL 结构的扩展型 CPLD (Complex Programmab1e Logic Dvice )和与标准门阵列类似的 FPGA (Field Programmable Gate Array), 它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。这两种器件兼容了 PLD 和通用门阵列的优点,可实现较大规模的电路,编程也很灵活。可编程逻辑器件基本概念?2、基本结构 I1 I2 Ik INV INV 反馈回路 Fm F1 … P1 P2 P m S1 S2 S m …… O1 O2 O m …输入可编程与阵列可编程或阵列输出控制单元乘积项乘积项之和输出 INV … 可编程逻辑器件基本概念?3、几种典型的可编程逻辑器件?可编程阵列逻辑( PAL )器件–只具有一个可编程的与阵列和一个固定的或阵列。?通用逻辑阵列( GAL )器件–具有一种灵活的、可编程的输出级结构; –采用了 EEPROM 的浮栅工艺技术作为编程部件, 具有可擦除、可重新编程的能力?复杂可编程逻辑器件 plex Programmab1e Logic Dvice –在 PAL 和 GAL 器件的基础之上, 又发展出了结构更加灵活, 集成密度更高的 CPLD 器件?现场可编程门阵列(FPGA) –更高逻辑密度、丰富特性和更高性能–解决定制电路的不足,克服原有编程器件门电路数有限的缺点可编程逻辑器件基本概念?4、 CPLD 与 FPGA 比较 CPLD FPGA 逻辑资源<10000 门可达到百万门应用场合复杂组合逻辑复杂时序逻辑每逻辑单元成本高低运行速度高低时延特性等时延与系统布局有关编程特性 EEPROM/Flash 基于 SRAM