文档介绍：第七章反向器
本讲稿第一页，共五十八页
1、在双极型工艺下
ECL/CML：
Emitter Coupled Logic/Current Mode Logic
射极耦合逻辑/电流沟道方向是常数，得到：
这里的L是有效沟道长度。
MOS管漏电流与漏源电压关系
右图给出了不同VGS时的得到
的ID与VDS的关系，每条抛物线
的极值发生在VDS=VGS-VTH
峰值电流为：
本讲稿第二十页，共五十八页
当VDS较小时，有
这种关系表明源漏之间可以用一个线性电阻表示，其阻值：
深三极管区的线性工作
本讲稿第二十一页，共五十八页
当漏电压大于VGS-VTH会怎样？
实际上不会遵从抛物线特性，且ID相对恒定，这时器件工作在饱和区
漏电流饱和
本讲稿第二十二页，共五十八页
原因：
其电流表达式：
L’近似等于L，则ID与VD无关
工作于饱和区
饱和区与三极管区分界点
本讲稿第二十三页，共五十八页
本讲稿第二十四页，共五十八页
可推导出另一种非饱和区电流表达式：
饱和区电流表达式：
L’计算时可用L代替：
本讲稿第二十五页，共五十八页
对于PMOS管，其电流：
三极管区：
饱和区：
本讲稿第二十六页，共五十八页
VGS<VTH 晶体管截止
VGSVTH，设VGS保持不变。
（1）当VDS=0时，S、D之间没有电流IDS=0。
（2）当VDS>0时，IDS由S流向D，IDS随VDS变化基本呈线性关系。
（3）当VDS>VGS-VTH时，沟道上的电压降（VGS-VTH）基本保持不变，由于沟道电阻Rc正比于沟道长度L，而Leff=L-L变化不大，Rc基本不变。所以，IDS=(VGS-VTH)/Rc不变，即电流IDS基本保持不变，出现饱和现象。
（4）当VDS增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。
总结：
本讲稿第二十七页，共五十八页
4种MOS管：
本讲稿第二十八页，共五十八页
（1）N沟增强：
本讲稿第二十九页，共五十八页
(2)N沟耗尽：
本讲稿第三十页，共五十八页
（3）P沟增强:
本讲稿第三十一页，共五十八页
（4）P沟耗尽:
本讲稿第三十二页，共五十八页
第二部分 MOS反相器
反相器是MOS数字集成电路中最基本的单元电路。由于CMOS技术已经发展成为大规模集成电路（VLSI）的主流技术，因此本章以CMOS为主，在这之前先介绍NMOS和其他类型的反相器。
本讲稿第三十三页，共五十八页
MOS反相器简介：
MOS反相器可分为：静态反相器、动态反相器。
其结构如右图：
驱动管通常为增强型NMOS，即E-NMOS。
负载元件可以是：电阻（E/R反相器），增强型MOS（ E/E反相器），耗尽型MOS（ E/D反相器），P沟MOS（CMOS）。
有比反相器：P113
无比反相器：P113
负载
驱动管
MOS静态反相器的
一般结构
NMOS反相器
本讲稿第三十四页，共五十八页
NMOS反相器简介：

饱和增强型负载NMOS反相器
＝
教材中的增强型
NMOS管
M1
M1
M2
M2工作状态?
本讲稿第三十五页，共五十八页
饱和增强型负载NMOS反相器
Vi为低电平时，根据
M1
M2
可知，当
时，
其输出高压比电源VDD少了一个阈值电压:
这就叫阈值损失。
由ID1=ID2的条件可以得到输出低电平：
本讲稿第三十六页，共五十八页

为了克服饱和负载反相器输出高电平有阈值损失的缺点，可以把负载管M2的栅极接一个更高的电压VGG，且VGG>VDD+VT，使负载管M2由饱和区变为线性区。
由线性区电流方程：
可得当Vout=VDD时才使ID＝0，因此输出高电平可
达到VDD
由于要增加一个电压源VGG，给使用带来不便
或
本讲稿第三十七页，共五十八页
(VTD<0)
M2永远导通。
输出高电平时，M1截止，M2工作在线性区，得到
所以有
输出低电平时，M1工作在线性区，M2工作在饱和区
当
时，得到输出低电平
（VG-VT-VS）
VGS-VT
本讲稿第三十八页，共五十八页

容易看出输出高电平
后M1导通，输出开始下降
当
时，
本讲稿第三十九页，共五十八页
自举反相器
自举反相器只需一个电源VDD就能使输出高电平达到VDD
高电平输入时，输出低电