文档介绍：09级“数字系统设计”期末考试参考答案
一、填空（每空1分，共15分）
1
原状态
同步
2n
（01001110）2 或 4EH、（10110010）巳或 B2H
clk'EVENT AND clk=，1，
通过电阻接到电
0
0
0
0
0
上表中101、110、111没有出现，即是无效状态，由前面的状态方程可得，101、110、 111的次态分别为：010、010、100——可以自启动（2分）
（4）由状态转换真值表可知，该电路是一个同步五进制加法计数器，并且能够自启动。（2分）
（12 分）
（1）由题目可知，初始状态由CR，=0进行复位，74HC194的Q3 Q2 Qi Qo=OOOO，然后在时钟脉冲的作用下进行移位，由于Mi M°=10,所以，每有一个时钟脉冲的上升沿,74HC194 就右移移位，图中Dsl与Qo取反相连，所以，右移的过程中，Qo移出后经取反从Q3进入，即，74HC194构成了一个4位的扭环形计数器,有效状态依次为0000、1000、1100、1110、 1111、0111、0011、0001； 8个有效状态循环输出。
状态转换图如下：
分析过程及状态转换图一6分；
（2）由此，可画出Q3 Q2Q1Q0的波形图如下:
cLKi±Lh_hLh_in_h_hLh_h_h I I I I I I I I I I
I I I I I I I I I I
01波形图 6分
六、设计题：根据要求设计电路，写出设计步骤(15+15 = 30分)
(15 分)
画出真值表(3分)
其中，X,Y为被减数和减数，Bi为借位输入；D和Bo分别为差和借位输出
X
Y
Bi
D
Bo
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
——输入的8种组合以及D、Bo的输出各1分
写出逻辑表达式，并画出用逻辑门电路实现该功能的逻辑电路图。(4分) 山上面的真值表可写出逻辑表达式如下：
D=£m(l,2,4,7)= X'Y'Bi+ X,YBi,+ XY,Bi,+ XYBi=X©Y©Bi
Bo= £ m(l,2,3,7)= X'Y'Bi+ X,YBi,+ X'YBi+ XYBi=X'Y+ XB+YBi
画出逻辑电路图如下：
两个表达式各1分，电路图2分
用VHDL语言编程描述这个一位的全减器。(8分) LIBRARY IEEE;
USE ; ——2 分
ENTITY full_sub IS
PORT ( x,y,bi: IN STD_LOGIC;
d,bo: OUT STD_LOGIC);
END full_sub; ——3 分
ARCHITECTURE arch OF full_sub IS
BEGIN
d<=x XOR y XOR bi; 1 分
bo<=(NOT(x) AND y) OR (NOT(x) AND bi) OR (y AND bi); ——1 分
END arch; ——结构体的