文档介绍：实验六存储器和总线实验一、实验目的熟悉存储器和总线组成的硬件电路。二、实验要求按照实验步骤完成实验项目,利用存储器和总线传输数据。三、实验内容(1) 实验原理实验所用的半导体静态存储器电路原理如图 6-1 所示, 该静态存储器由一片 6116 ( 2K*8 ) 构成, 其数据线( D0-D7 ) 已知和数据总线( BUS-DISP UNIT ) 相连接, 地址线由地址锁存器( 74LS273 ) 给出, 该锁存器的输入已连至数据总线。地址 A0-A7 与地址总线相连, 显示地址内容。数据开关经一三态门( 74LS245 ) 已连至数据总线, 分时给出地址和数据。因为地址寄存器为 8 位,接入 6116 的地址 A7-A0 ,而高三位 A8-A10 本实验装置已接地, 其容量为 256 字节。 6116 有三根控制线: /CS( 片选线)、 OE ( 读线)、 WE (写线)。当片选线有效时( /CS=0 ), 同时 OE=0 时,( WE=0 ) 时进行行读操作。本实验中将 OE 引脚接地, 在此情况下,当/CS=0 、 WE=1 时进行写操作, /CS=0 、 WE=0 时进行行读操作,其写时间与 T3 脉冲宽度一致。实验 T3 脉冲由“单步”命令键产生, 其他电平控制信号由二进制开关模拟, 其中/CE ( 存储器片选信号) 为低电平有效,WE 为写/ 读( W/R )控制信号,当 WE=0 时进行读操作、当 WE=1 时为写操作。(2) 实验步骤 1、控制信号连接:位于实验装置右侧边缘的 RAM 片选端( /CE ) 、写/ 读线( WE )、地址锁存信号( LDAR ) 、与位于实验装置左上方的控制信号( /CE 、 WE 、 LDAR )之间对应相连。位于实验装置左上方 CTR-OUT 控制信号(/SW-B) 与左下方 INPUT-UNIT(/SW-B) 对应相连。具体信号连接: /CE 、 WE 、 LDAR 、/SW-B 2、完成上述连接,仔细检查无误后方可进入本实验。在闪动的“P”状态下按动增址命令键,使 LED 显示器自左向右第一位显示提示符“H”, 表示本装置已进入手动单元实验状态。( 若当前处“H”状态, 本操作可略)。 3、内部总线数据写入存储器给存储器的 00、 01、 02、 03、 04 地址单元中分别写入数据 11、 12、 13、 14、 15, 具体操作步骤如下: (以向 00 地址单元写入 11 数据为例。然后重复操作将数据分别写入各地址单元)。数据开关( 00000000 ) 三 态门