文档介绍：1. 实验内容用 D触发器设计一个同步十进制计数器 2. 实验器材编号器材型号个数 1 二输入与门 74LS08 1 2 三输入与门 74LS11 1 3 二输入或非门 74LS02 1 4 三输入或非门 74LS10 1 5D 触发器 74LS74 2 6导线若干 7 LED 灯4 8电阻(200 Ω)1 3. 实验原理计数器实际上是对时钟脉冲进行计数,每来一个脉冲,计数器状态改变一次。 8421 BCD 码十进制加计数器在每个时钟脉冲作用下,触发器输出编码值加 1, 编码顺序与 8421 BCD 码一样,每个时钟脉冲完成一个计数周期。由于电路的状态数、状态转换关系及状态编码都是明确的,因此设计过程较简单。 4. 实验过程 1)列出状态表十进制计数器共有十个状态,需要 4个D触发器构成,其状态表 1-1 所示。表 1-18421 BCD 码同步十进制加计数器的状态表计数脉冲 CP 的顺序状态状态(激励信号) Q3 Q2 Q1 Q0 Q3 ( D3 ) Q2 ( D2 ) Q1 ( D1 ) Q3 ( 0D0 ) 01234567 000000010010001101000********** 0001 0010 0011 0100 0101 0110 0111 1000 89 00001001 1001 0000 (2)确定激励方程组按表 1-1 可画出触发器激励信号的卡诺图,如图 1-1 所示。 4 个触发器组合 16 个状态( 0000 ~ 1111 ), 其中有 6 个转台( 1010 ~ 1111 )在 8421 BCD 码十进制计数器中是无效状态,在图 1-1 所示的卡诺图中以无关项× 表示。于是,得到激励方程组: 图 1-1 卡诺图( 3)画出逻辑图,并且检查自启动能力检查激励方程组可画出逻辑图,如图 1-2 所示。图中,各触发器的直接置 0端为之地电平有效,如果系统没有复位信号,电路的 RESET 输入端应保持为高电平计数器能够正常工作。图 1-2 逻辑电路检查自动启动能力的方法是:讲该电路的 6个无效状态:1010 、 1011 、 1100 、 1101 、 1110 和 1111 分别为状态,带入电路的状态方程组而求其次状态。如果还没有进入有效状态,再以新的状态作为现态以此类推,看最终能否进入有效状态。结果证明,这6个状态在一、两个时钟周期后全部都能进入有效循环状态,电路具有自启动能力。于是,可画出完全状态图,如图 1-3 所示。图 1-3 电路的状态图如果需求电路必须从 0000 开始计数,则可将前述复位电路连接在 RESET 输入端。在开始计数前使 RESET 产生低电平脉冲,强制 4个触发器进入 0000 的初始状态,待 RESET=1 后再开始计数。 5. 实验小结(1) 了解了各个行芯片的作用; (2) 了解了实验过程,并明白了实验原理; (3) 做实验时,得实物图和连