文档介绍：数电实验报告触发器应用实验三触发器及其应用一、实验目的 1. 熟悉基本 D 触发器的功能测试。 2. 了解触发器的两种触发方式(脉冲电平触发和脉冲边沿触发)及触发特点。 3. 熟悉触发器的实际应用。二、试验设备 1. 数字电路试验箱 2. 数字双踪示波器 3. 函数发生器 4. 74LS00 、 74LS74 三、试验原理触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态,即“0”和“1”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。触发器呦集成触发器和门电路(主要是“与非门”)组成的触发器。按其功能可分为有 RS 触发器、 JK 触发器、 D 触发器、 T和 T’功能等触发器。触发方式有电平触发和边沿触发两种。 D 触发器在时钟脉冲 CP 的前沿(正跳变 0→1 )发生翻转,触发器的次态 Qn?1 取决于 CP 脉冲上升沿到来之前 D 端的状态, 及 Qn?1=D 。因此,它具有置 0 、置 1 两种功能。由于在 CP=1 期间电路具有维持阻塞作用,所以在 CP=1 期间, D 端的数据状态变化, 不会影响触发器的输出状态。 D和 D 分别是决定触发器初始状态 Qn 的直接置 0 、置 1 端。当不需要强迫置 0 、置 1 时, D和 D 端都应置高电平(如接+5V 电源)。 74LS74 ( CC4013 )等均为上升沿触发的边沿触发器。图( 1 )为 74LS74 的引脚图,图( 2 )为其逻辑图,表( 1 )为其真值表。 D 触发器应用很广,可用做数字信号的寄存,移位寄存,分频和波形发生器等。 74LS000 的引脚排列如图( 3 )。图( 1) 图( 2) 表( 1) 图( 3) 四、试验内容 1. 用双 D 触发器构成二分频器 2. 用双 D 触发器构成四分频器 3. 生成如图所示时序脉冲五、试验结果 1和2 设计连接示意图见图( 4 )。在 CP1 端加入 1KHz ,峰峰值为 ,平均值为的连续方波,并用示波器观察 CP , 1Q , 2Q 各点的波形,见图( 5 )。图( 4) 3 设计 A) 逻辑分配 B) 特征方程 Q1 n?1 =D1=Q0n =D0=1n Q0 n?1 F=Q1n0nCP C) 电路图篇二:数电实验报告之集成触发器数字逻辑与数字系统设计实验报告—— D、 JK 触发器与广告流水灯异步时序电路 VHDL 语言仿真学院电子工程学院班级卓越 001012 班学号 00101201 姓名冉艳伟实验时间 1. 了解集成触发器的工作原理。 Quartus II 软件使用操作有初步的了解,能用该软件进行简单的 VHDL 语言编程与功能仿真 3 、掌握 VHDL 设计实体的基本结构及文字规则。 1. 计算机一台 2. 万用表一块 3. 直流稳压电源一台 4. 数字电路实验板一台(含 cyclone — II FPGA 芯片) 5. 数据下载线, JTAG VHDL 代码输入的方法设计以下三个电路功能,并进行全程编译,执行功能和时序仿真。 VHDL 语言描述 D 触发器功