文档介绍：存储装置和存储系统的制作方法
专利名称：存储装置和存储系统的制作方法
技术领域：
本发明涉及允许进行外部访问的存储装置和采用该存储装置的存储系统。
背景技术：
存储装置的典型实例为闪速存储器。在用作存储系统的计算机系统中，为了将数序列的示图。
具体实施例方式下文将通过参照
了本发明的实施方式。以如下配置的章节描述了实施方式。1 第一实施方式(在划分为多个无用单元收集子操作的无用单元收集操作期间发送写入完成信号作为应答的典型实例)2 第二实施方式(在划分为多个无用单元收集子操作的无用单元收集操作期间发送写入进行中信号(write-in-progress signal)作为应答并且在完成所有无用单元收集子操作时发送写入完成信号作为应答的典型实例)1 第一实施方式存储卡和主机装置的构造图1是示出了根据本发明的实施方式的存储卡1的物理框图。在图1中所示的存储卡1采用D I/O部(装置输入/输出)部11、处理器12、内部RAM 13、缓冲RAM 14以及非易失性存储器15。在图1中所示的存储卡1被设计为通过将该卡1连接至主机装置而使用的卡。为了更详细说明，通常将存储卡1设计为记忆棒(memory-stick，注册商标)卡或者SD卡。在任一情况下，存储卡1可以安装在主机装置上以及从主机装置卸下。非易失性存储器15通常为诸如NAND型闪速存储器的非易失性半导体存储器。图2是示出了非易失性存储器15的存储区域结构的说明图。非易失性存储器15具有均包括多个物理页22的多个物理块21。每个物理页22 具有均用于存储数据的多个单元。另外，非易失性存储器15允许对每个物理页22单元执行数据写入操作和数据读取操作。除此以外，非易失性存储器15允许对每个物理块21单元执行数据写入操作(或者初始化处理)。即使切断非易失性存储器15的电源，非易失性存储器15也保持写入其上的数据。应注意，通过初始化处理将NAND型闪速存储器的每个单元初始化为预定值(例如，1)。此外，在数据写入操作中，将另一值(例如，0)写入每个单元。用作存储卡1的控制部16的在存储卡1中采用的处理器12以多个逻辑块31来管理非易失性存储器15的所有存储区域。逻辑块31被配置为包括k个前述的物理块21，其中符号k表示至少等于1的整数。作为具有任意确定的固定长度的写入数据的、位于由主机装置( 所使用的地址的数据被写入通过逻辑地址所表示的相同逻辑块31中。如果不能将数据另外写入由地址所表示的逻辑块31，则存储卡1获取作为用于临时存储数据的逻辑块的高速缓存块，并且将数据写入高速缓存块以被临时存储在高速缓存块中。应注意，限制了非易失性存储器15的存储区域的大小。因此，同样地，也限制了表示形成非易失性存储器15的存储区域的一部分的高速缓存块的数量的高速缓存块计数。因此，如果使用在存储卡1中的数量得以限制的所有高速缓存块，从而使得需要在将数据写入例如在存储范围内的地址的操作时获取用于另一存储范围的高速缓存块，则存储卡1执行无用单元收集操作。通过这种无用单元收集操作，初始化并且释放已经使用的高速缓存块。
另外，将存储在包括高速缓存块的多个逻辑块中的有效数据保留在单个逻辑块中。高速缓存块的无用单元收集操作图3是为了释放高速缓存块32所执行的无用单元收集操作的以下描述中所参考的说明图。在图3中，在分配给逻辑块31-1的