文档介绍：实验十 Moore与Mealy型同步时序逻辑电路的分析与设计
一、实验目的：
掌握同步时序逻辑电路的分析与设计方法。
掌握时序逻辑电路的测试方法。
了解时序电路自启动设计方法。
了解同步时序电路状态编码对电路优化作用。
二、 L2L1,
Rd接逻辑开关K12, Sdl、Sd2、Sd3分别接逻辑开关K1、K2、K3；接通电源后利
用Rd使计数器复位后，加单脉冲，观察计数
器工作情况，写出时序表，各无效状态利用
Sdl、Sd2、Sd3置数后，加单脉冲观察期次状态，话画出完整的状态转换图；
2•模5（421码）加法计数器时序图观测：
将Cp改接TTL信号（f=10kHz）,用双踪示波器观察并记录Cp, Q3、Q2、Q1波形。 3•设计模10（8421BCD）加法计数器。
4•设计模10 （5421BCD）加法计数器。
Mearly型同步逻辑时序电路分析：
（1）按下图搭接电路，Cp接单脉冲信号P+, Q2Q1分别接逻辑指示灯L2L1，X
接逻辑开关K1；接通电源后，先令七=“0”，加单脉冲、观察电路工作情况，写出时序表；再令K「“1”，加单脉冲观察电路的工作情况写出时序表，画出完整状态转换图。 1
（2）若电路不存在自启动状态，能否修改逻辑，使电路能自启动？
Mearly型同步逻辑时序电路设计：
（1）图2所示为某同步时序逻辑电路的状态转换图，图中A、B为输入变量，Y、 Z为输出变量；若用两个JK触发器来实现该电路，且S0~S3的状态分别取Q2、 Q1为00、01、10、11表示，试设计该时序电路。
（2）按设计电路完成连接，自拟实验步骤进行设计验证是否满足设计要求。
五、实验分析:
1•该时序表可与表2相同，完整的状态转换图如图3。可通过Sd1、Sd2、Sd3 置数后，进入各种状态。然后按单脉冲信号可观察L3L2L1的亮暗来对比完整的状态转换图是否正确。
2•将Cp改接为TTL信号，用示波器分别接Cp, Q3、Q2、Q1并观察波形。如下图：
3. （1）令K= “0”时，状态转换表如下:
1 1 计数顺序
Q2
Q1
输出Y
0
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
1
0
0
1
0
0
0
0
1
1
0
1
0
0
0
令K = “0”时，状态转换表
艮如下：
计数顺序
Q2
Q1
输出Y
0
0
0
0
完整的状态转换图为:
（2）利用卡诺图求驱动方程、状态方程:
AB
Q2Q1
00
01
11
10
00
*
*
*
*
01
0
1
0
1
11
*
*
*
*
10
1
1
0
0
Q *的卡诺图:
2 I
AB
Q2Q1
1 1
00
01
11
10
00
*
*
*
*
01
1
0
0
1
11
*
*
*
*
10
0
1
0
0
Q *的卡诺图:
可得 Q*=（Q+A）Q ‘+AQ'Q Q *=A'Q ‘+AQ 'Q
2 1 2 1 2 1 1 2 1
可选取两个JK触发器，其中第一个触发器的J1