文档介绍：实验十 Moore型同步时序逻辑电路的分析与设计
一．实验目的：

。
二．实验原理：
：实验十 Moore型同步时序逻辑电路的分析与设计
一．实验目的：

。
二．实验原理：
：
时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。
Moore同步时序逻辑电路的设计方法：
分析题意，求出状态转换图。
（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1<N <2n（N为状态数、n为触发器数）。
（4）触发器选型（D、JK）。
（5）状态编码，列出状态转换表，求出状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。
（8）功能仿真，时序仿真。
：
试用D触发器设421码模5加法计数器。
分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：
（2）状态转换化简：由题意得该电路无等价状态。
确定触发器数：根据，2n-1<N <2n，n=3。
触发器选型：选择D触发器。
（5）状态编码：Q3、Q2、Q1按421码规律变化。
列出状态转换表，如表1.
利用卡诺图如图2，求状态方程、驱动方程。
自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否