基于fpga 的lvds 高速差分板间接口应用.pdf

文档介绍：1
2 2 2
2 1
2
1
1 1 1
1
1 1
集成电路设计与开发
DesignandDevelopmentofIC
基于 FPGA 的 LVDS 高速差分板间接口应用
1
李云志, 李立萍, 杨恒
(电子科技大学电子工程学院信息工程系, 成都 610054 )
摘要: 随着 ADC器件速率的提高以及 FPGA、DSP 器件运算速度的提升, 高速 AD 和信号处
理系统之间需要进行高速、稳定的数据传输, 原来广泛应用 CPCI 以及 FDPD高速总线的带宽已
经无法满足宽带接收机的数据传输速率要求, 成为影响接收机性能的新瓶颈。针对这一情况, 提
出了一种基于LVDS差分接口的 DDR传输接口, 解决了这一瓶颈, 并且在实际硬件平台上进行了
FPGA实现, 达到了 18 4Gbit/s 的接口速率。
关键词: 低电压差分信号; 数字接收机; 双倍数据率; 现场可编程门阵列
中图分类号:TN274 文献标识码:A 文章编号:1003 353X (2008) 12 1138 05
ApplicationofLVDSDifferenceInterfaceBasedonFPGA
LiYunzhi,LiLiping,YangHeng
( School of Electronic Engineering, UESTC , Chengdu 610054, China)
Abstract: AccordingtothedevelopmentofADC,FPGAandDSPdevice,theinternaldatarequirea
stableandhigh speedtransportationbetweentheADCandtheDSPsystem ThewidelyusedCPCIandFDPD
industrialbuscouldnotfulfillthebandwidthrequirementandbeanotherbottleneckofADC DSPsystem
development Todealwiththisprogram,atransportationinterfacewasputforwardbasedontheLVDS
differenceport,andthisinterfacewasfinallyactualizedonFPGA Theinterfacerateachieves18 4Gbit/s
Keywords: lowvoltagedifferentialsignaling (LVDS) ;digitalreceiver;doubledatarate (DDR) ;
FPGA
: 2570A
技术, 采用 DDR 双倍数据率技术进一步提高了数
0 引言
据传输速率, 使接口数据速率最高可达到 18 4
随着 ADC 器件性能和 DSP 处理能力的提高, Gbit/s 的板间传输接口, 而总线宽度仅仅为 23 位。
板间数据传输需要更高的带宽才能满足应用要求。并且采用了速率可灵活调整的时钟产生电路, 可实
以现在主流的工业 CPCI 总线为例, 其传输带宽最现 200、400 和